🇨🇳cnBeta (Full RSS)•最新收集於 26m
台積電 CoWoS 產能不足，先進封裝訂單外溢至競爭對手
💡了解 AI 硬體供應鏈瓶頸如何導致市場份額向 Intel 及其他競爭對手轉移。
⚡ 30-Second TL;DR
有什麼變化
台積電 CoWoS 產能目前無法滿足 AI/HPC 市場的爆發性需求。
為什麼重要
先進封裝的瓶頸可能會拖慢高階 AI 硬體的部署速度。對於 AI 晶片設計公司而言，將供應鏈分散至 Intel 等其他供應商已成為戰略上的必要選擇。
下一步行動
若您正在採購 AI 硬體，請評估採用替代封裝方案的供應商，以降低台積電供應鏈的風險。
誰應關注：Enterprise & Security Teams
關鍵要點
- •台積電 CoWoS 產能目前無法滿足 AI/HPC 市場的爆發性需求。
- •Intel 正因台積電的供應限制而接收外溢的先進封裝訂單。
- •台灣本土封測廠（OSAT）正從供應鏈轉移中獲益。
🧠 深度解析
AI-generated analysis for this event.
🔑 增強重點摘要
- •台積電已啟動『CoWoS-R』、『CoWoS-L』與『CoWoS-S』多元技術路徑，試圖透過不同中介層材質緩解產能瓶頸。
- •日月光投控（ASE）推出的 VIPack 平台已成功打入高階 AI 晶片供應鏈，成為台積電產能外溢的主要承接者之一。
- •Intel Foundry 積極推廣其 Foveros 3D 封裝技術，並透過開放晶圓代工生態系吸引原本依賴台積電的無廠半導體公司（Fabless）。
- •矽品（SPIL）與力成科技（PTI）正加速擴充扇出型封裝（Fan-out）產能，以應對中階 AI 加速器與邊緣運算晶片的封裝需求。
- •台積電已將先進封裝設備採購策略轉向與供應商共同開發（Co-development），以縮短新產線的裝機與驗證週期。
📊 競品分析▸ Show
| 特性/技術 | 台積電 (CoWoS) | Intel (Foveros) | 日月光 (VIPack) |
|---|---|---|---|
| 封裝架構 | 2.5D/3D (矽中介層) | 3D (主動中介層) | 2.5D/3D (有機/矽基板) |
| 主要優勢 | 生態系完整、良率極高 | 邏輯晶片堆疊整合度高 | 成本效益佳、產能規模大 |
| 市場定位 | 高階 AI/HPC 首選 | 高階 CPU/GPU 整合 | 中高階 AI 與消費性電子 |
🛠️ 技術深入
- CoWoS-S: 使用矽中介層（Silicon Interposer），提供最高頻寬與訊號完整性，適用於頂級 AI GPU。
- CoWoS-L: 採用局部矽橋（LSI）技術，降低對大尺寸矽中介層的依賴，提升封裝良率與成本效率。
- Foveros: Intel 的 3D 封裝技術，允許將邏輯晶片直接堆疊在基礎晶片（Base Die）之上，縮短互連距離。
- VIPack: 日月光的高階封裝平台，整合了扇出型（Fan-out）與 2.5D 封裝技術，支援異質晶片整合。
🔮 前景展望AI analysis grounded in cited sources
先進封裝市場將進入『去台積電化』的多元供應鏈時代
為分散地緣政治與產能集中風險，大型雲端服務供應商（CSP）將強制要求晶片設計商採用多源封裝策略。
封裝技術將成為決定 AI 晶片效能的關鍵瓶頸（Bottleneck）
隨著晶片製程微縮放緩，封裝互連密度與散熱能力將直接限制 AI 運算單元的效能上限。
⏳ 時間線
2023-07
台積電宣布擴大 CoWoS 產能投資，以應對生成式 AI 帶來的訂單激增
2024-04
台積電於法說會確認 CoWoS 產能將在 2024 年翻倍，但仍無法滿足市場需求
2025-02
台積電宣布在嘉義科學園區興建先進封裝廠，專注於 CoWoS 產能擴充
2026-01
台積電先進封裝產能利用率持續維持滿載，並開始調整客戶優先順序
📰
AI 週報
閱讀本週精選 AI 大事摘要 →
👉相關動態
AI 策展新聞聚合。所有內容版權歸原始發布者所有。
原始來源： cnBeta (Full RSS) ↗