⚛️較早收集於 61m

Intel 揭示未來晶片創新的三大支柱

Intel 揭示未來晶片創新的三大支柱
PostLinkedIn
⚛️閱讀原文: 量子位
#semiconductor#hardware#ai-chipsintel-future-chip-techintel

💡Intel 下一代 AI 硬體路線圖:解析 CFET 與氮化鎵整合技術。

⚡ 30-Second TL;DR

有什麼變化

引入用於提升密度的 CFET 架構

為什麼重要

這些進展對於下一代 AI 加速器至關重要,能為大規模運算負載提供更高的能源效率與電晶體密度。

下一步行動

密切關注 Intel 的晶圓代工路線圖更新,以便將您的硬體依賴型 AI 部署策略與這些即將到來的製程節點對齊。

誰應關注:Researchers & Academics

關鍵要點

  • 引入用於提升密度的 CFET 架構
  • 氮化鎵與矽的整合技術
  • 採用釕材料進行先進互連

🧠 深度解析

背景與延伸:來自公開資料,非原文內容。引用 24 個來源。

🔑 增強重點摘要

  • CFET架構透過垂直堆疊nFET和pFET電晶體,有望將電晶體密度提升至GAA(Gate-All-Around)架構的兩倍,為後埃米時代(Angstrom Era)的製程節點提供解決方案。Intel已展示了45奈米閘極間距的單片CFET反相器。
  • 氮化鎵(GaN)與矽的整合旨在利用GaN的高功率效率和快速開關特性,特別是用於晶片內或封裝上的電壓調節器,以顯著提升高階運算晶片的電源傳輸效率並降低功耗。Intel已展示了300毫米晶圓上GaN功率元件與矽邏輯的單片整合。
  • 釕(Ruthenium)材料被視為先進互連技術中銅的替代品,尤其是在極小尺寸的互連線(如通孔和局部互連)中,能有效解決銅在微縮時面臨的電阻增加和電遷移問題,並允許更薄的阻擋層。Intel展示了減法釕互連與氣隙整合,相較於銅可減少高達35%的電容。
  • 這些技術是Intel「埃米時代」之後的製程節點(例如超越18A)的關鍵研發方向,旨在延續摩爾定律並實現更高的電晶體密度和性能,為AI等高運算需求應用提供基礎。

🛠️ 技術深入

  • CFET (Complementary FET) 架構:
    • 透過將n型和p型電晶體垂直堆疊在同一區域,而非並排,實現更高的邏輯密度。
    • 預期能將電晶體密度提升至GAA(Gate-All-Around)架構的兩倍,是GAA之後的下一代電晶體技術。
    • Intel已展示了具有45奈米閘極間距的單片CFET反相器,採用垂直堆疊的NMOS和PMOS元件。
    • 旨在解決傳統平面和FinFET架構的微縮限制,並為未來極端微縮製程提供路徑。
  • 氮化鎵 (GaN) 矽整合技術:
    • 利用GaN材料的高電子遷移率和高崩潰電壓特性,實現更高效的功率轉換。
    • Intel展示了300毫米晶圓上GaN功率元件與矽邏輯的單片整合,包括一個約1,000個閘極的數位控制區塊。
    • 這種整合能夠在單一製程中實現高效、大規模的數位控制與高性能功率元件,降低系統複雜性。
    • 該技術已在30奈米製程上製造,展現出穩定的載流能力、極低的功率損耗以及高達78V的電壓阻斷能力。
  • 釕 (Ruthenium) 互連:
    • 釕是一種貴金屬,在極小尺寸下表現出比銅更低的電阻率和更優異的電遷移抗性。
    • Intel展示了減法釕(subtractive ruthenium)與氣隙整合,相較於銅可減少高達35%的電容,並帶來可測量的頻率增益。
    • 這種方法為互連線持續微縮時改進電阻電容(RC)縮放提供了一條可行路徑。
    • 減法釕製程具有成本效益且與大批量製造相容,無需昂貴的光刻氣隙排除區或自對準通孔流程。

🔮 前景展望AI analysis grounded in cited sources

Intel將在未來製程節點中實現顯著的電晶體密度提升。
CFET架構透過垂直堆疊電晶體,有望將密度提升至GAA的兩倍,直接推動摩爾定律的延續,特別是針對後埃米時代的製程。
晶片內部的電源效率將大幅提升,並簡化系統設計。
GaN與矽的單片整合將使Intel能夠在晶片或封裝上實現更高效的電壓調節,減少能量損耗,並將功率元件與邏輯控制整合在單一晶片上。
先進互連技術將克服物理限制,確保訊號完整性並提升頻率。
釕材料與氣隙整合的使用將解決銅在極小尺寸下遇到的電阻和電遷移問題,同時減少電容並提高頻率,對於未來晶片的高速數據傳輸至關重要。

時間線

2020-12
Intel在IEDM會議上展示CFET架構的研究,探討其在未來製程微縮中的應用,包括3D堆疊多奈米帶CMOS電晶體架構。
2023-12
Intel在IEDM會議上展示了業界首個3D堆疊CMOS電晶體,結合背面供電和直接背面接觸,並成功在60奈米閘極間距下垂直堆疊CFET。
2024-12
Intel Foundry在IEDM會議上展示了減法釕互連技術,結合氣隙實現高達25%的線對線電容減少,並強調其高量產兼容性。
2026-04
Intel Foundry展示了全球最薄的氮化鎵(GaN)晶片小片技術,成功將GaN功率元件與矽邏輯電路單片整合在300毫米晶圓上。
2026-06
Intel Foundry在VLSI技術研討會上詳細介紹了CFET、GaN+Si整合以及減法釕互連的最新研究進展,並展示了具體成果。
📰

AI 週報

閱讀本週精選 AI 大事摘要 →

👉相關動態

AI 策展新聞聚合。所有內容版權歸原始發布者所有。
原始來源: 量子位

這是摘要,不是原文。去看原站,或訂閱每週簡報。

每週 AI 簡報

每週一封,可隨時退訂。