🇨🇳cnBeta (Full RSS)•較早收集於 50m
DDR6產品開發已啟動，目標2028年商業化出貨
💡DDR6提升AI資料中心記憶體，準備2028 GPU叢集。
⚡ 30-Second TL;DR
有什麼變化
三星、SK海力士、美光去年啟動DDR6開發。
為什麼重要
DDR6有望提供更高頻寬與容量，對資料中心擴展AI訓練至關重要，應對運算需求爆炸。
下一步行動
檢視三星與美光DDR6預覽，規劃AI伺服器記憶體。
誰應關注：Enterprise & Security Teams
關鍵要點
- •三星、SK海力士、美光去年啟動DDR6開發。
- •完成原型晶片設計，現驗證控制器。
- •與英特爾、AMD平台進行介面測試。
- •專注晶片設計、封裝、模組整合。
- •目標2028年商業化。
🧠 深度解析
AI-generated analysis for this event.
🔑 增強重點摘要
- •JEDEC 固態技術協會預計將在 2026 年內正式發布 DDR6 標準規範，為後續的量產奠定技術基礎。
- •DDR6 預計將採用全新的通道架構，將每個 DIMM 的通道數從 DDR5 的兩個 32 位元通道增加至四個 16 位元通道，以提升存取效率。
- •DDR6 的初始傳輸速率目標設定在 8.8 Gbps 至 12.8 Gbps 之間，並透過後續的超頻版本有望突破 17 Gbps 以上，遠超 DDR5 的效能上限。
📊 競品分析▸ Show
| 特性 | DDR5 (現行主流) | DDR6 (預期目標) | LPDDR6 (行動端競品) |
|---|---|---|---|
| 傳輸速率 | 4800 - 8400 MT/s | 8800 - 17000+ MT/s | 10667 - 14400 MT/s |
| 通道架構 | 2 x 32-bit | 4 x 16-bit | 雙通道 16-bit |
| 功耗效率 | 標準 | 顯著提升 (電壓更低) | 極高 (針對行動裝置優化) |
🛠️ 技術深入
- 通道架構變更：從 DDR5 的雙 32 位元架構轉向四個獨立的 16 位元通道，旨在減少匯流排爭用並提高並行處理能力。
- 訊號完整性：為了支援更高的傳輸速率，DDR6 將引入更先進的訊號均衡技術（如 DFE，決策回饋等化器）以應對高速傳輸下的訊號衰減。
- 封裝技術：預計將廣泛採用更先進的 TSV（矽穿孔）技術與 3D 堆疊封裝，以縮短訊號路徑並提升散熱效率。
- 電壓管理：預計將進一步降低核心電壓（VDD）與 I/O 電壓，以在提升頻率的同時控制整體功耗。
🔮 前景展望AI analysis grounded in cited sources
DDR6 將成為 AI 伺服器與邊緣運算裝置的標準配備。
AI 模型對記憶體頻寬的需求呈指數級成長，DDR6 的高傳輸速率將有效緩解處理器與記憶體之間的資料傳輸瓶頸。
DDR6 的導入將推動主機板與處理器插槽設計的重大變革。
由於訊號頻率大幅提升，對主機板 PCB 材質、佈線長度與電磁干擾屏蔽的要求將遠高於 DDR5 世代。
⏳ 時間線
2022-02
JEDEC 正式啟動 DDR6 標準的初步定義與規格討論。
2024-05
三星與 SK 海力士公開展示 DDR6 記憶體原型晶片與相關技術藍圖。
2025-11
主要 DRAM 廠商完成 DDR6 初始原型設計，並開始與 CPU 供應商進行介面相容性驗證。
📰
AI 週報
閱讀本週精選 AI 大事摘要 →
👉相關動態
AI 策展新聞聚合。所有內容版權歸原始發布者所有。
原始來源： cnBeta (Full RSS) ↗