🇭🇰SCMP Technology•較早收集於 30m
華為發表全新縮放定律，規劃 1.4nm 晶片技術藍圖
💡了解華為全新的縮放定律如何重塑 AI 硬體與半導體自主化的未來。
⚡ 30-Second TL;DR
有什麼變化
推出 Tau (τ) 縮放定律以指導未來晶片架構發展。
為什麼重要
此發展預示著 AI 硬體供應的長期轉變，可能降低對西方微影設備的依賴。這顯示未來的高效能 AI 運算可能透過中國本土創新來維持。
下一步行動
密切關注華為關於 Tau 縮放定律的硬體發布與白皮書，以評估 AI 訓練基礎設施需求的潛在變化。
誰應關注：Researchers & Academics
關鍵要點
- •推出 Tau (τ) 縮放定律以指導未來晶片架構發展。
- •目標在 2031 年前達到相當於 1.4 奈米的製程節點效能。
- •戰略重點在於為華為硬體生態系統實現半導體自主化。
🧠 深度解析
Web-grounded analysis with 21 cited sources.
🔑 增強重點摘要
- •華為的Tau (τ) 定律旨在以「時間縮微」取代傳統的「幾何縮微」路徑，作為突破摩爾定律瓶頸的新方向。
- •華為在過去六年已依據相關技術成功設計並量產了381款晶片，並預告將於2026年秋季推出採用「邏輯折疊」技術的新一代麒麟手機晶片。
- •為規避美國出口管制，華為在5奈米晶片製造上採用了非EUV（極紫外光）技術，透過DUV（深紫外光）多重曝光、中微公司的5奈米刻蝕設備及北方華創的電子束量測系統等國產設備實現。
- •華為開發了「Die-on-Board」（DoB）裸片直焊封裝技術，使其能利用現有232層NAND快閃記憶體達到類似400層以上NAND的密度，以克服高頻寬記憶體（HBM）和先進製程設備的限制。
- •華為透過其「哈勃投資」公司廣泛投資於中國半導體供應鏈中的79家企業，涵蓋類比晶片、設計公司、無線傳輸通訊晶片、光電晶片和感測器等領域，以加速實現半導體自主化。
📊 競品分析▸ Show
| 特性/產品 | 華為 (Ascend AI 晶片) | Nvidia (AI GPU) |
|---|---|---|
| 核心技術 | Tau (τ) 縮放定律、邏輯折疊、DoB封裝 | 摩爾定律、CUDA生態系統 |
| 製程節點 (AI晶片) | 2023年麒麟9000S為7奈米，2025年麒麟X90為5奈米 (透過DUV多重曝光) | H100為4奈米級，H20為中國特供版 |
| AI算力 (FP4) | Ascend 950PR (2026年Q1上市) 單卡FP4算力達1.56 PFLOPS，是Nvidia中國特供版H20的2.8倍 | H20 (中國特供版) FP4算力相對較低，H100性能更強 |
| 功耗 | Ascend 950PR 功耗達600W | Nvidia H20 功耗約400W |
| 生態系統 | 積極推動CANN和MindSpore，但追趕Nvidia CUDA生態仍需時間 | CUDA生態系統龐大且成熟，擁有數十年累積的開發者社群 |
| 供應鏈 | 積極建立本土半導體供應鏈，透過投資和技術創新規避制裁 | 依賴全球領先晶圓代工廠 (如台積電) 和高頻寬記憶體供應商 |
| 未來路線圖 | Ascend 960 (2027年)、Ascend 970 (2028年)，目標每代算力翻倍 | 持續推出新一代GPU，如Blackwell系列 |
🛠️ 技術深入
- Tau (τ) 定律的核心概念是「時間縮微」，旨在透過時間維度的創新來提升晶片性能，而非僅依賴傳統的晶體管幾何尺寸縮小。
- 華為在5奈米製程上的突破，是透過DUV（深紫外光）光刻機進行多重曝光，並結合中微公司（AMEC）的5奈米刻蝕設備和北方華創（Naura）的電子束量測系統等國產設備實現，徹底避開了對EUV光刻機的依賴。
- 「邏輯折疊」技術預計將應用於華為2026年秋季推出的新一代麒麟手機晶片，作為Tau定律指導下的架構創新。
- 「Die-on-Board」（DoB）封裝技術允許將NAND裸片直接焊接到電路板上，省去傳統封裝步驟，從而增加儲存密度（以232層NAND達到類似400層以上NAND的效果）並降低成本，但需解決散熱和訊號完整性挑戰。
- 華為已啟動3奈米晶片研發，計劃採用GAA（環繞柵極）技術和二維材料，並已完成碳奈米管基3奈米晶片的實驗室驗證，正在中芯國際進行產線適配。
🔮 前景展望AI analysis grounded in cited sources
華為的半導體自主化戰略將顯著降低中國對西方先進晶片技術的依賴。
透過Tau定律、先進封裝及國產設備的整合應用，華為正積極構建獨立的半導體供應鏈，以規避國際制裁影響。
Tau (τ) 縮放定律的提出可能促使全球半導體產業重新思考超越摩爾定律的技術路徑。
華為提出的「時間縮微」和「邏輯折疊」等概念，為傳統幾何縮放面臨物理極限後，晶片性能提升提供了新的理論和實踐方向。
華為在AI晶片和先進封裝領域的快速進展將加劇全球半導體市場的競爭，特別是在AI算力硬體方面。
華為的昇騰系列AI晶片已展現出與Nvidia部分產品競爭的算力，且其先進封裝技術突破有助於提升產品性能，推動行業創新。
⏳ 時間線
1991-XX
華為成立ASIC設計中心，成功流片首顆自主知識產權的ASIC晶片。
2004-XX
華為成立海思半導體（HiSilicon），專注於積體電路設計。
2019-05
美國將華為列入實體清單，限制其獲取美國技術和產品。
2020-08
美國進一步收緊制裁，限制任何使用美國技術或軟體的晶片代工廠為華為生產晶片。
2023-08
華為推出Mate 60 Pro手機，搭載麒麟9000S晶片，被鑑定為7奈米製程。
2024-05
美國廢止英特爾和高通向華為出口晶片的許可證，進一步影響華為的PC和部分平板電腦業務。
2025-05
華為據報導推出搭載5奈米麒麟X90晶片的鴻蒙電腦，該晶片透過中芯國際N+2製程與長電科技4奈米封裝技術實現。
2026-05
華為發表Tau (τ) 縮放定律，規劃1.4奈米晶片技術藍圖。
📎 來源 (21)
Factual claims are grounded in the sources below. Forward-looking analysis is AI-generated interpretation.
📰
AI 週報
閱讀本週精選 AI 大事摘要 →
👉相關動態
AI 策展新聞聚合。所有內容版權歸原始發布者所有。
原始來源： SCMP Technology ↗