🇨🇳cnBeta (Full RSS)•最新收集於 2m
長鑫存儲 DDR5 良率達到 90%
💡據報達到 90% 的 DDR5 良率，可能改變 AI 伺服器的記憶體採購格局。
⚡ 30-Second TL;DR
有什麼變化
CXMT 的 DDR5 晶片據報已達到 90% 良品率。
為什麼重要
更具競爭力的 DDR5 供應，可能降低 AI 伺服器與其他運算平台的記憶體採購風險。不過，AI 基礎設施採購者在更換供應商前，仍應確認產能、認證狀態、效能及長期供貨穩定性。
下一步行動
在規劃更換記憶體供應來源前，要求 AI 伺服器供應商提供 CXMT 17 奈米 DDR5 的認證資料與樣品供應資訊。
誰應關注：Enterprise & Security Teams
關鍵要點
- •CXMT 的 DDR5 晶片據報已達到 90% 良品率。
- •這些晶片採用 17 奈米級製造製程。
- •更高良率應有助於擴大生產規模與出貨量。
- •這項進展可能縮小 CXMT 與 Micron 在技術及供應能力上的差距。
🧠 深度解析
AI-generated analysis for this event.
🔑 增強重點摘要
- •長鑫存儲（CXMT）的 17 奈米製程技術被業界視為其自主研發 DRAM 技術的重要里程碑，旨在降低對進口設備與技術授權的依賴。
- •達到 90% 良率意味著長鑫存儲已具備與國際一線大廠（如三星、SK 海力士、美光）在成熟製程節點上進行成本競爭的基礎。
- •此良率提升主要得益於長鑫存儲在晶圓廠自動化生產與製程參數優化方面的持續投入，有效降低了 DDR5 複雜架構帶來的缺陷率。
- •長鑫存儲的 DDR5 產品已逐步進入中國國內伺服器與消費級 PC 供應鏈，並獲得部分 OEM 廠商的驗證與採用。
- •儘管良率提升，長鑫存儲在先進製程（如 10 奈米級以下）的微縮進度上，仍面臨國際出口管制措施帶來的設備採購挑戰。
📊 競品分析▸ Show
| 特性/廠商 | 長鑫存儲 (CXMT) | 美光 (Micron) | 三星 (Samsung) |
|---|---|---|---|
| 製程節點 | 17nm 級 | 1β (1-beta) nm | 12nm 級 |
| DDR5 產品定位 | 高性價比/國產替代 | 高性能/企業級 | 高性能/旗艦級 |
| 市場策略 | 擴大市佔率 | 技術領先/高毛利 | 全球佈局/垂直整合 |
🛠️ 技術深入
- 採用 DDR5 JEDEC 標準，支援 On-die ECC（晶片內糾錯）技術以提升數據可靠性。
- 支援雙 32-bit 子通道架構，顯著提升記憶體存取效率與頻寬。
- 透過 17 奈米製程優化電晶體結構，在維持功耗表現的同時提升了時脈頻率。
- 整合了電源管理晶片（PMIC）於模組端，長鑫存儲在 PMIC 的供應鏈整合上已取得一定進展。
🔮 前景展望AI analysis grounded in cited sources
長鑫存儲將在 2027 年前擴大其 DDR5 在中國伺服器市場的市佔率至 20% 以上。
隨著良率穩定，長鑫存儲將具備更強的價格競爭力與供應穩定性，有利於取代部分進口 DRAM 份額。
長鑫存儲將加速推進 14 奈米級製程的研發與試產。
為了維持競爭力並縮小與國際大廠的技術差距，長鑫存儲必須在 17 奈米良率穩定後，儘速向更先進製程節點邁進。
⏳ 時間線
2016-05
長鑫存儲在合肥成立，正式啟動 DRAM 研發項目。
2019-09
長鑫存儲宣佈 DDR4 記憶體晶片投產，標誌著中國 DRAM 自主製造零的突破。
2023-04
長鑫存儲正式發布其 DDR5 記憶體產品，進入 DDR5 市場競爭。
2025-02
長鑫存儲在 17 奈米製程的產能擴充計畫取得階段性進展，良率開始顯著爬坡。
📰
AI 週報
閱讀本週精選 AI 大事摘要 →
👉相關動態
AI 策展新聞聚合。所有內容版權歸原始發布者所有。
原始來源： cnBeta (Full RSS) ↗