🐯虎嗅•較早收集於 24m
Keller揭RISC-V CPU與AI融合趨勢
💡RISC-V新設計4倍ARM；Tenstorrent CPU-AI路線降低成本 (24字)
⚡ 30-Second TL;DR
有什麼變化
RISC-V新設計20+，ARM 5、Intel 2
為什麼重要
RISC-V動搖ARM/Intel壟斷，以開放高效晶片降低AI算力成本。
下一步行動
測試Tenstorrent BUDA工具鏈，用於RISC-V AI模型部署。
誰應關注：Developers & AI Engineers
關鍵要點
- •RISC-V新設計20+，ARM 5、Intel 2
- •Ascalon：8路解碼、6 ALU、2x256-bit向量、230GB/s
- •路線圖：Grendel CPU+ML chiplets融合
- •BUDA自動化AI程式，Android官方支援RISC-V
🧠 深度解析
AI-generated analysis for this event.
🔑 增強重點摘要
- •Tenstorrent 採用了獨特的『小晶片（Chiplet）』互連架構，允許客戶將其高性能 RISC-V CPU 核心與自定義的 AI 加速器模組靈活組合，以應對特定工作負載。
- •Jim Keller 強調 RISC-V 的開放指令集架構（ISA）允許開發者進行深度客製化，這對於解決 AI 運算中常見的記憶體牆（Memory Wall）問題至關重要，因為傳統架構難以進行底層指令集修改。
- •Tenstorrent 的 BUDA 軟體堆疊不僅支援 PyTorch 和 TensorFlow，還透過編譯器自動化技術，將 AI 模型圖（Graph）直接映射到異構硬體資源上，顯著降低了開發者針對非 x86/ARM 架構進行優化的門檻。
📊 競品分析▸ Show
| 特性 | Tenstorrent Ascalon (RISC-V) | ARM Neoverse V3 | Intel Xeon (P-Core) |
|---|---|---|---|
| 指令集架構 | RISC-V (開放) | ARMv9 (封閉) | x86-64 (封閉) |
| 解碼寬度 | 8-wide | 8-wide | 6-wide (預估) |
| AI 專用加速 | 內建 Chiplet 整合 | 依賴外部加速器 | 依賴 AMX 指令集 |
| 生態系統 | 成長中 | 極其成熟 | 極其成熟 |
🛠️ 技術深入
- Ascalon 核心架構：採用超純量（Superscalar）亂序執行（Out-of-Order）設計，針對高頻率與高能效比進行優化。
- 記憶體子系統：支援高頻寬記憶體（HBM3/HBM3e），以滿足 AI 大模型訓練與推論對資料吞吐量的極致需求。
- 互連技術：使用 Tenstorrent 自研的片上網路（NoC）技術，實現 CPU 與 AI 加速器之間低延遲、高頻寬的資料傳輸。
- 軟體編譯器：BUDA 採用中間表示（IR）層，能夠將複雜的神經網路層級自動拆解並分配至不同的運算單元（Tensix Cores）。
🔮 前景展望AI analysis grounded in cited sources
RISC-V 將在 2027 年前成為 AI 邊緣運算晶片的主流架構。
其開放性與低授權成本使得晶片設計公司能更快速地針對特定 AI 任務進行硬體加速優化。
Tenstorrent 的 Chiplet 模式將迫使傳統 CPU 大廠改變銷售策略。
客戶對客製化異構運算的需求增加，將削弱傳統通用 CPU 的市場壟斷地位。
⏳ 時間線
2016-05
Tenstorrent 成立，專注於 AI 硬體架構研發。
2021-01
Jim Keller 加入 Tenstorrent 擔任 CTO。
2023-08
Tenstorrent 完成 1 億美元融資，由現代汽車與三星領投，加速 RISC-V 產品開發。
2024-02
Tenstorrent 與 LG 電子達成合作，將 RISC-V 技術應用於智慧電視與車用晶片。
2025-06
Tenstorrent 發布 Ascalon 處理器架構細節，正式進軍高性能伺服器 CPU 市場。
📰
AI 週報
閱讀本週精選 AI 大事摘要 →
👉相關動態
AI 策展新聞聚合。所有內容版權歸原始發布者所有。
原始來源： 虎嗅 ↗