🇨🇳TechNode•最新收集於 6h
TSMC 2nm 月產能將達 10 萬片晶圓
💡TSMC 擴大 2nm 產能，可能影響下一代 AI 加速器的供應、效率與上市時間。
⚡ 30-Second TL;DR
有什麼變化
TSMC 據報將把 2nm 月產能提升至 10 萬片晶圓。
為什麼重要
2nm 產能增加可能緩解 AI 加速器與其他高效能晶片未來的供應限制，並提升每瓦效能。不過，產能擴張也突顯 AI 需求正將先進製程產能與供應鏈話語權集中在領先晶圓代工廠手中。
下一步行動
向晶片或雲端供應商確認即將推出的 AI 加速器是否採用 TSMC 3nm 或 2nm 製程，並據此更新硬體路線圖。
誰應關注：Enterprise & Security Teams
關鍵要點
- •TSMC 據報將把 2nm 月產能提升至 10 萬片晶圓。
- •AI 客戶正逐步採用 3nm 與 2nm 等先進製程。
- •這項轉移主要受到更高效能與更低功耗需求的推動。
- •主要客戶的強勁訂單正影響 TSMC 的產能擴充規劃。
🧠 深度解析
AI-generated analysis for this event.
🔑 增強重點摘要
- •TSMC 的 2nm 製程（N2）將首次引入 Gate-all-around (GAA) 電晶體架構，以取代長期使用的 FinFET 技術。
- •除了新竹寶山廠區，TSMC 規劃在高雄廠區擴建多座 2nm 晶圓廠，以應對來自 Apple、NVIDIA 與 AMD 的龐大需求。
- •N2 製程預計將提供相較於 N3E 製程在相同功耗下提升 10-15% 的速度，或在相同速度下降低 25-30% 的功耗。
- •TSMC 已同步開發 N2P 與 A16（1.6nm）製程，旨在透過背面供電網路（Backside Power Delivery）技術進一步提升能源效率。
- •為了支撐 10 萬片晶圓的月產能，TSMC 正積極導入高數值孔徑（High-NA）EUV 微影設備，以優化 2nm 及後續製程的生產良率。
📊 競品分析▸ Show
| 特性/廠商 | TSMC (N2) | Samsung Foundry (SF2) | Intel Foundry (18A) |
|---|---|---|---|
| 電晶體架構 | GAA (Nanosheet) | GAA (MBCFET) | RibbonFET (GAA) |
| 背面供電技術 | N2P/A16 導入 | SF2P 導入 | PowerVia (已導入) |
| 量產進度 | 2025年下半年 | 2025年 | 2024年下半年/2025年 |
🛠️ 技術深入
- 採用奈米片（Nanosheet）結構的 GAA 電晶體，解決了 FinFET 在 3nm 以下製程面臨的短通道效應與漏電問題。
- 引入背面供電網路（Backside Power Delivery Network），將電源軌移至晶圓背面，顯著降低訊號干擾並提升電路密度。
- 針對 AI 高效能運算需求，優化了極紫外光（EUV）多重曝光技術，以維持在 2nm 節點的關鍵尺寸控制。
- 支援先進封裝技術（如 CoWoS-L/R），確保 2nm 晶片能與高頻寬記憶體（HBM3e/4）進行高速互連。
🔮 前景展望AI analysis grounded in cited sources
TSMC 將在 2027 年前佔據全球 2nm 以上先進製程 80% 以上的市場份額。
憑藉強大的生態系與產能規模，主要 AI 晶片設計公司均將 TSMC 視為首選代工夥伴。
2nm 製程的導入將導致 AI 伺服器晶片的平均售價（ASP）上漲 20% 以上。
先進製程的研發成本、EUV 設備折舊以及複雜的封裝需求大幅推升了晶圓代工成本。
⏳ 時間線
2022-06
TSMC 正式發表 2nm (N2) 製程技術細節，確認採用 GAA 架構。
2024-04
TSMC 宣布 2nm 製程研發進展順利，並確認將於 2025 年進入量產。
2025-08
TSMC 寶山廠區開始進行 2nm 製程的風險試產（Risk Production）。
2026-02
TSMC 宣布因應 AI 需求，擴大 2nm 產能規劃至月產 10 萬片。
📰
AI 週報
閱讀本週精選 AI 大事摘要 →
👉相關動態
AI 策展新聞聚合。所有內容版權歸原始發布者所有。
原始來源： TechNode ↗