TSMC Developing CoPoS Packaging Tech for 2028 Launch

CoPoS是一種「面板級先進封裝技術」，將傳統圓形晶圓製程改為使用更大尺寸的方形面板進行封裝。
玻璃材料在CoPoS中用於兩個主要目的：一是作為尺寸為310 x 310毫米的臨時玻璃載體；二是作為最終基板的一部分，其玻璃面板尺寸在試產階段為250 x 250毫米，量產階段將擴展至510 x 515毫米。
玻璃芯基板採用「三明治」三層結構設計，以玻璃為核心層，上下兩側由ABF（Ajinomoto Build-up Film）增層包覆，形成「ABF-玻璃芯-ABF」的複合結構。
晶片並非直接貼附於玻璃，而是連接在玻璃芯基板表層的ABF增層表面。
互連功能由晶片側重佈線層（RDL）、玻璃基板內的玻璃通孔（TGV）與銅互連結構，以及ABF增層共同完成。
玻璃加工的關鍵挑戰集中在TGV的形成、銅填充與金屬化等工藝。
玻璃基板具備低介電常數（Low-k）特性，有助於降低訊號延遲與串擾，支援高速訊號傳輸。
CoPoS平台也為光電共封裝（CPO）提供了理想的集成環境，有利於光引擎、耦合器等光學元件的整合。

台積電將鞏固其在先進封裝領域的領先地位直至2032年左右。

CoPoS技術的推出，將台積電的封裝平台從「晶圓級」推向「面板級」，突破尺寸限制，強化其一站式服務能力，並預期其技術優勢能見度可達約2032年。

先進封裝供應鏈將擴展至面板、玻璃基板與新材料領域。

CoPoS導入面板、玻璃基板與新材料，代表供應鏈不再只侷限於傳統半導體設備與載板廠，而是擴展到面板、材料與自動化設備等領域，為更多台廠提供切入機會。

AI晶片設計將因CoPoS技術而實現更大規模的異質整合。

CoPoS突破了傳統光罩尺寸限制，允許在更大的封裝面積中整合更多GPU、HBM等晶片元件，為未來超大型AI晶片設計提供前所未有的運算密度和記憶體頻寬。

2008-XX

台積電成立整合互連與封裝技術整合部門（IIPD）

2009-XX

台積電開始研發先進封裝技術

2010s early

台積電開始佈局CoWoS技術

2024-XX

台積電SoW-P（系統級晶圓）技術開始量產

2025-Q4

台積電N2製程開始量產

2026-06

台積電證實已建置CoPoS試產線並啟動生產線與機台驗證測試

台積電研發全新 CoPoS 封裝技術，預計 2028 年量產