📊Bloomberg Technology•較早收集於 15m
TSMC 執行長：AI 晶片需求將在未來數年持續超越供給
💡關鍵供應鏈洞察：AI 運算資源短缺將持續數年，這將影響您的硬體擴展策略。
⚡ 30-Second TL;DR
有什麼變化
TSMC 預計 AI 晶片需求在可預見的未來將持續超越產能。
為什麼重要
持續的晶片短缺意味著 AI 硬體成本將維持高檔，且高效能 GPU 的交貨週期將持續延長。開發者與企業應針對長期的運算資源限制提前規劃。
下一步行動
透過利用多區域與多供應商的 GPU 資源，分散您的雲端基礎設施策略，以減輕潛在的硬體短缺風險。
誰應關注：Founders & Product Leaders
關鍵要點
- •TSMC 預計 AI 晶片需求在可預見的未來將持續超越產能。
- •供需缺口預計將持續數年，影響全球 AI 基礎設施建設。
- •持續的短缺預計將推動 TSMC 長期的營收成長。
🧠 深度解析
Web-grounded analysis with 29 cited sources.
🔑 增強重點摘要
- •AI 晶片供應短缺的關鍵瓶頸已從晶圓製造轉移至先進封裝技術，特別是台積電的 CoWoS 產能，預計到 2026 年底將擴充至每月 11.5 萬至 13 萬片晶圓，以滿足 NVIDIA、AMD、Google 等主要客戶的強勁需求。
- •為解決 CoWoS 產能限制及降低成本，台積電正積極研發新一代面板級先進封裝技術 CoPoS（Chip-on-Panel-on-Substrate），計劃採用正方形玻璃基板取代傳統圓形晶圓，以大幅提升封裝效率並減少材料損耗。
- •除了記憶體晶片外，AI 基礎設施的供應短缺已擴散至資料中心的其他關鍵零組件，如網路晶片和電源設備，預計供應緊張狀況可能要到 2027 年底或 2028 年才能緩解。
- •台積電在 3 奈米及以下先進製程節點的技術和良率遙遙領先競爭對手，使其在全球晶圓代工市場中佔據超過 70% 的主導地位，成為 NVIDIA、AMD、Apple 等頂尖 AI 晶片設計公司的核心製造夥伴。
- •AI 晶片需求正從模型訓練逐步轉向推論應用，這對晶片設計和製造提出了不同的要求，可能為三星等在 4 奈米等製程良率有所提升的競爭者帶來更多市場機會。
📊 競品分析▸ Show
| 特性/指標 | 台積電 (TSMC) | 三星晶圓代工 (Samsung Foundry) | 英特爾晶圓代工 (Intel Foundry) |
|---|---|---|---|
| 先進製程節點 | 3nm (量產), 2nm (2025 Q4 量產), A16 (開發中) | 4nm (良率 >80%), 2nm (良率 ~55%, 2025 量產行動應用) | 18A (良率 ~50%, 2026 啟動客戶代工服務) |
| 先進封裝技術 | CoWoS (2.5D), SoIC (3D), CoPoS (開發中) | MDI 聯盟 (2.5D/3D 異質整合), SAINT 系列 3D 封裝 | EMIB (2.5D), Foveros (3D) |
| 良率 (先進製程) | 80% - 90% (先進製程) | 4nm >80%, 2nm ~55% | 18A ~50% |
| 市場份額 (晶圓代工) | >70% (全球第一) | ~7% (全球第二) | 較小 (新進入者) |
| AI 晶片客戶 | NVIDIA, AMD, Apple, Google, Amazon, Broadcom, Qualcomm, MediaTek | NVIDIA (Groq 技術推論晶片), AMD, Tesla, Anthropic | Google (IPU), Ericsson |
| 一站式服務 | 提供從先進製程到先進封裝的整合服務 | 垂直整合記憶體、晶圓代工與先進封裝 | 提供製程、封裝與測試服務 |
🛠️ 技術深入
- CoWoS (Chip-on-Wafer-on-Substrate)：台積電主流的 2.5D 先進封裝技術，將多個晶片（如處理器和高頻寬記憶體 HBM）先整合在矽中介層上，再封裝至基板上，提供高頻寬、高密度和性能優化，廣泛應用於 AI、HPC 及資料中心晶片。CoWoS 家族包括 CoWoS-S（使用矽中介層）、CoWoS-R（使用重布線層 RDL）和 CoWoS-L（結合 LSI 和 RDL 優點，適用於超大尺寸晶片）。
- CoPoS (Chip-on-Panel-on-Substrate)：台積電正在研發的新一代面板級封裝技術，旨在透過使用大型矩形面板（如玻璃基板）取代傳統圓形晶圓，以「化圓為方」的方式大幅提高大尺寸 AI 晶片的生產效率、產能並降低成本。
- SoIC (System on Integrated Chips)：台積電最頂尖的 3D 堆疊前端封裝技術，透過直接晶片鍵合（間距小於 10μm）實現晶粒間極高密度的垂直堆疊，提供卓越的性能、更低的功耗和更好的散熱效率，通常與 CoWoS 或 InFO 結合使用。
- 3 奈米製程 (N3)：台積電於 2022 年領先業界成功量產的 FinFET 製程技術，提供最佳的效能、功耗和面積優勢，並有多種衍生工藝（N3E、N3P、N3S、N3X）支援 FinFlex™ 技術，增強設計靈活性。
- 2 奈米製程 (N2)：台積電預計於 2025 年第四季開始量產，採用第一代奈米片 (Nanosheet) 電晶體技術，提供全製程節點的效能及功耗進步。
- A16 製程：台積電下一世代先進邏輯製程技術，結合領先的奈米片電晶體及創新的超級電軌 (Super Power Rail, SPR) 解決方案，將供電線路移到晶圓背面，以大幅提升邏輯密度及效能，預計 2028 年量產。
🔮 前景展望AI analysis grounded in cited sources
台積電在 AI 晶片代工領域的定價權將持續增強。
由於其在先進製程技術和 CoWoS 等先進封裝方面的領先地位，以及高階 AI 晶片市場缺乏足夠的替代供應商，台積電將能維持強勁的議價能力。
AI 晶片供應鏈的瓶頸將從單一環節擴散至多個領域。
目前先進封裝是主要瓶頸，但隨著 AI 基礎設施的快速擴張，記憶體、網路晶片、電源設備等資料中心關鍵零組件也將陸續面臨供應緊張，導致瓶頸不斷轉移。
三星和英特爾等競爭者將在特定 AI 晶片市場區塊取得進展。
三星在 4 奈米製程良率的提升及其「一站式」整合服務，加上英特爾在 18A 製程和 AI 推論晶片上的布局，將吸引尋求供應鏈多元化或對極致性能要求較低的客戶。
⏳ 時間線
2016-01
台積電推出 InFO 扇出型整合封裝技術，並應用於蘋果 iPhone 的 A 系列處理器。
2018-01
台積電領先全球量產 7 奈米 FinFET 製程技術。
2020-01
台積電領先業界量產 5 奈米 FinFET 技術。
2022-01
台積電成功大量量產 3 奈米 FinFET (N3) 製程技術。
2024-11
台積電規劃大幅提高 CoWoS 先進封裝產能，目標到 2026 年達到現有產能的四倍。
2025-10
台積電 2 奈米 (N2) 技術如期於第四季開始量產。
📎 來源 (29)
Factual claims are grounded in the sources below. Forward-looking analysis is AI-generated interpretation.
- digitimes.com.tw
- creating-nanotech.com
- statementdog.com
- businessweekly.com.tw
- udn.com
- mingpao.com
- fsemi.tech
- stockfeel.com.tw
- udn.com
- ltn.com.tw
- abmedia.io
- cmnews.com.tw
- udn.com
- biggo.com.tw
- statementdog.com
- scooptw.com
- iek.org.tw
- tsmc.com
- bnext.com.tw
- cw.com.tw
- samsung.cn
- niar.org.tw
- aastocks.com
- cnyes.com
- intel.com.tw
- technews.tw
- aastocks.com
- abmedia.io
- cmoney.tw
📰
AI 週報
閱讀本週精選 AI 大事摘要 →
👉相關動態
AI 策展新聞聚合。所有內容版權歸原始發布者所有。
原始來源： Bloomberg Technology ↗