🔧Tom's Hardware•最新收集於 26m
SK hynix 瞄準 HBM5 厚度瓶頸
#hybrid-bonding#hbm#memory-packaging#ai-acceleratorssk-hynix-hbm5-hybrid-bondingsk hynixhbm5nvidia rubinmr-muf
💡HBM5 的封裝限制可能決定未來 AI 加速器可用的記憶體頻寬與容量。
⚡ 30-Second TL;DR
有什麼變化
HBM 記憶體堆疊的總厚度據稱受限於 775 微米。
為什麼重要
更高密度的 HBM 對擴展 AI 加速器至關重要，但封裝厚度與製造限制可能制約未來的容量提升。混合鍵合有望協助 SK hynix 提高堆疊密度，同時突破傳統封裝的物理限制。
下一步行動
規劃下一代推論硬體時，請根據 HBM5 混合鍵合路線圖與 Nvidia Rubin 的供應時程，重新評估記憶體頻寬與容量假設。
誰應關注：Researchers & Academics
關鍵要點
- •HBM 記憶體堆疊的總厚度據稱受限於 775 微米。
- •SK hynix 正評估將混合鍵合作為未來 HBM5 的堆疊技術。
- •MR-MUF 封裝技術預計將持續應用於 Nvidia Rubin 產品。
🧠 深度解析
背景與延伸：來自公開資料，非原文內容。引用 8 個來源。
🔑 增強重點摘要
- •JEDEC 目前正針對 HBM 厚度標準進行討論，考慮將現行 775 微米的限制放寬至 825 至 900 微米，以容納 20 層堆疊（20-Hi）架構。
- •SK hynix 導入了名為「iHBM」的熱管理架構，透過整合冷卻元件，成功將堆疊記憶體的熱阻降低了 30%。
- •由於混合鍵合（Hybrid Bonding）技術面臨成本與技術成熟度挑戰，SK hynix 轉而採用「寬體熱壓接合機」（Wide TC Bonders）進行無助焊劑接合，以在過渡期內縮減封裝厚度。
- •台積電等晶圓代工廠推動的 SoIC 等 3D 封裝技術增加了系統晶片的整體厚度，這成為迫使記憶體廠商必須突破 HBM 厚度限制的外部結構性因素。
- •SK hynix 規劃中的 HBM5 標準預計將具備 4096 位元的 I/O 通道，單一堆疊的頻寬目標設定為 4 TB/s。
📊 競品分析▸ Show
| 特性/廠商 | SK hynix | Samsung | Micron |
|---|---|---|---|
| 封裝技術 | MR-MUF (持續優化) | TC-NCF (熱壓非導電膠) | 混合鍵合/TC-NCF |
| 散熱方案 | iHBM (整合式冷卻) | 導熱薄膜/散熱片 | 待定 |
| 20-Hi 堆疊策略 | 評估混合鍵合/寬體熱壓 | 專注於 TC-NCF 改良 | 積極研發混合鍵合 |
🛠️ 技術深入
- 封裝厚度瓶頸：現行 775 微米限制源於 300mm 邏輯晶圓的標準規格，限制了 HBM 堆疊層數的擴展。
- 散熱架構：iHBM 技術透過在堆疊內部嵌入冷卻元件，解決高密度堆疊導致的熱累積問題。
- 接合技術：Wide TC Bonders 採用無助焊劑（fluxless）製程，旨在提升接合強度並減少層間間隙。
- HBM5 規格預期：目標頻寬達 4 TB/s，並透過 4096-bit I/O 介面提升數據傳輸效率。
🔮 前景展望AI analysis grounded in cited sources
SK hynix 將於 2029 年正式推出 HBM5 產品。
根據產業發展路徑與技術成熟度評估，SK hynix 已將 HBM5 的量產時程鎖定在 2029 年。
JEDEC 將會正式修訂 HBM 封裝厚度標準至 825 微米以上。
為了支援 20 層以上的堆疊架構，產業對於放寬物理厚度限制的需求已成為技術發展的必然趨勢。
⏳ 時間線
2024-03
SK hynix 宣布量產 12 層 HBM3E 記憶體
2025-05
SK hynix 發表 iHBM 熱管理架構以應對高堆疊散熱挑戰
2026-02
SK hynix 確定將 MR-MUF 技術延續應用於 Nvidia Rubin 世代產品
📎 來源 (8)
Factual claims are grounded in the sources below. Forward-looking analysis is AI-generated interpretation.
📰
AI 週報
閱讀本週精選 AI 大事摘要 →
👉相關動態
AI 策展新聞聚合。所有內容版權歸原始發布者所有。
原始來源： Tom's Hardware ↗
每週 AI 簡報
每週一封，可隨時退訂。