🏠IT之家•最新收集於 5m
Samsung 瞄準 2nm HBM 基礎裸片
💡先進 HBM 基礎裸片可能重新定義未來 AI 加速器的頻寬、效率與供應選項。
⚡ 30-Second TL;DR
有什麼變化
據報導，Samsung 正規劃採用 2nm 製程生產 HBM 基礎裸片的生產線。
為什麼重要
2nm 基礎裸片路線可能提升 HBM 的頻寬、能源效率與邏輯整合能力，進一步支援 AI 加速器。這也顯示 Samsung、SK hynix 與 TSMC 正在 AI 記憶體供應鏈展開更激烈的競爭。
下一步行動
在規劃下一代 AI 加速器記憶體路線時，持續追蹤 Samsung、SK hynix 與 TSMC 的 HBM4 製程進展。
誰應關注：Researchers & Academics
關鍵要點
- •據報導，Samsung 正規劃採用 2nm 製程生產 HBM 基礎裸片的生產線。
- •該生產線預計約兩年後啟用，因此製程規劃仍可能調整。
- •由於頻寬提升及 TSV 數量增加，HBM4 基礎裸片正轉向更先進的晶圓代工製程。
- •SK hynix 也正與 TSMC 合作，使用 N12 與 N5 製程製造 HBM 相關晶片。
🧠 深度解析
AI-generated analysis for this event.
🔑 增強重點摘要
- •Samsung 轉向 2nm 基礎裸片（Base Die）是為了應對 HBM4 之後世代對邏輯運算能力與功耗控制的極致要求，特別是針對客製化 HBM（Custom HBM）市場。
- •基礎裸片採用先進製程（如 2nm）的主要技術瓶頸在於熱管理，因為 HBM 堆疊結構會導致散熱路徑變長，高頻寬運作下的熱密度極高。
- •Samsung 正在推動『邏輯晶圓代工（Foundry）+ 記憶體（Memory）+ 封裝（Advanced Packaging）』的一站式服務（Turnkey Solution），以對抗台積電與 SK hynix 的聯盟模式。
- •HBM4 基礎裸片不僅僅是記憶體控制器，還整合了更多 PHY（實體層）電路，這使得基礎裸片的設計複雜度已接近中階邏輯晶片。
- •除了製程節點的競爭，Samsung 也在開發新的 3D 堆疊技術（如 I-Cube 與 H-Cube 的演進版），以配合 2nm 基礎裸片所需的更高密度 TSV（矽穿孔）佈局。
📊 競品分析▸ Show
| 特性 | Samsung (2nm HBM4/5) | SK hynix + TSMC (N12/N5) |
|---|---|---|
| 基礎裸片製程 | 規劃 2nm | 目前採用 N12/N5 |
| 商業模式 | 自研自產 (垂直整合) | 合作開發 (聯盟模式) |
| 封裝技術 | I-Cube / H-Cube | MR-MUF / Advanced Packaging |
| 市場策略 | 強調一站式代工優勢 | 強調記憶體與邏輯製程最佳化組合 |
🛠️ 技術深入
- HBM4 基礎裸片架構：從單純的記憶體控制轉向整合邏輯運算單元，以支援更複雜的訊號處理與錯誤修正機制。
- TSV 密度要求：隨著頻寬需求突破 TB/s 等級，TSV 的間距（Pitch）需進一步微縮，這對 2nm 製程的後段製程（BEOL）提出了嚴苛的銅填充挑戰。
- 功耗優化：2nm 製程採用的 GAA（環繞閘極）架構能有效降低基礎裸片的靜態功耗，這對於多層堆疊的 HBM 模組至關重要，可減少熱堆積效應。
- 介面標準：支援 JEDEC 定義的最新 HBM4 介面標準，並針對客製化需求提供可編程的邏輯區塊。
🔮 前景展望AI analysis grounded in cited sources
Samsung 將在 2028 年前實現 2nm HBM 基礎裸片的量產。
基於目前兩年後的規劃時程，若製程良率穩定，Samsung 將能搶先在下一代 AI 加速器市場中提供高整合度解決方案。
HBM 基礎裸片將成為晶圓代工廠爭奪 AI 晶片訂單的關鍵籌碼。
基礎裸片製程的先進程度直接影響 HBM 的頻寬與功耗表現，進而決定了 AI 處理器的整體效能上限。
⏳ 時間線
2023-10
Samsung 在 Samsung Foundry Forum 上揭露 HBM 封裝技術藍圖。
2024-02
Samsung 宣布成功開發 12 層 HBM3E 記憶體。
2024-07
Samsung 於技術論壇強調將透過客製化 HBM 策略應對 AI 市場需求。
2025-05
Samsung 宣布其 HBM4 基礎裸片將採用 4nm 製程進行試產。
📰
AI 週報
閱讀本週精選 AI 大事摘要 →
👉相關動態
AI 策展新聞聚合。所有內容版權歸原始發布者所有。
原始來源： IT之家 ↗