Samsung developing HBM for mobile AI devices

•三星正開發一種名為「多層堆疊FOWLP」的下一代HBM封裝技術，該技術改進了現有的垂直銅柱堆疊（VCS）技術，旨在實現行動裝置上的高效能邊緣AI運算。
•這項新封裝技術結合了超高縱橫比銅柱（從3-5:1提升至15-20:1）與扇出型晶圓級封裝（FOWLP），可將頻寬提升15-30%，並在相同空間內實現超過1.5倍的記憶體堆疊數量。
•業界預計，三星的行動HBM技術最早可能應用於Exynos 2800或Exynos 2900行動處理器的後續版本中。
•將HBM導入行動裝置面臨多重挑戰，包括相較傳統LPDDR記憶體更高的製造成本、較低的良率，以及在輕薄行動裝置中散熱與功耗管理的嚴格限制。
•三星也已成功開發HBM-PIM（記憶體內處理）技術，該技術將AI處理能力整合到記憶體中，可將系統效能提升兩倍以上，同時降低逾70%的功耗，適用於資料中心、高效能運算及AI行動應用。

📊 競品分析▸ Show

特性/公司	三星 (Samsung)	SK海力士 (SK Hynix)	美光 (Micron)	高通 (Qualcomm)
行動HBM技術	研發「多層堆疊FOWLP」封裝技術，改進VCS，目標2026年後量產。	研發VFO（垂直導線扇出）方法，目標2026年後量產。	作為主要HBM供應商，已出貨HBM4記憶體，預計2026年量產HBM4。	針對AI推論市場，採用LPDDR記憶體而非HBM，強調功耗效率與成本優勢。
HBM市場地位	HBM主要供應商之一，積極投入HBM開發與量產。	HBM主要供應商之一，HBM市場領導者。	HBM主要供應商之一，HBM產能已被訂購一空。	透過LPDDR記憶體在AI推論市場挑戰HBM主導者。
成本與功耗考量	致力於解決行動HBM的尺寸、厚度、功耗和發熱量限制。	HBM3的功耗低於HBM2E，提升散熱能力。	HBM3E比HBM2E整體功耗降低超過20%。	LPDDR記憶體提供更優異的功耗效率和更具吸引力的成本結構。
量產時程	行動HBM預計最早在Exynos 2800或2900後續版本推出；HBM4預計2026年量產。	HBM4預計在2026年後量產。	HBM4預計2026年量產。	AI200預計2026年上市，AI250預計2027年上市。

HBM（高頻寬記憶體）透過矽穿孔（TSV）技術將多個DRAM晶片垂直堆疊，以實現極短的資料傳輸路徑和超高頻寬。
三星的「多層堆疊FOWLP」技術是基於垂直銅柱堆疊（VCS）的改進，將銅柱的縱橫比從3-5:1大幅提升至15-20:1。
為了彌補銅柱直徑小於10微米時可能出現的彎曲或斷裂風險，三星採用了FOWLP（扇出型晶圓級封裝）工藝，在晶片成型後向外延伸布線，以支撐銅柱。
這種封裝技術能使HBM在相同空間內放置更多I/O端子，進而將頻寬提升15-30%，並實現超過1.5倍的記憶體堆疊數量。
HBM-PIM（記憶體內處理）架構在每個記憶體庫（儲存子單元）內加入DRAM優化AI引擎，直接在資料儲存位置進行處理，實現並行處理並大幅減少資料移動，從而提升系統效能並降低功耗。
HBM4預計將介面寬度翻倍至2048位元，使單堆疊頻寬突破2TB/s。
行動HBM的設計挑戰包括在有限的裝置尺寸內管理高頻寬記憶體的功耗、散熱和物理空間。

行動裝置將實現前所未有的本地AI處理能力。

HBM直接整合到行動晶片中將克服記憶體頻寬瓶頸，使複雜的AI模型能夠在裝置上高效運行，提供更私密、響應更快的AI體驗。

高階行動裝置的成本將因HBM整合而增加。

HBM的製造過程比傳統行動DRAM更複雜且昂貴，導致更高的零組件成本，這可能會轉嫁給消費者。

行動AI晶片和記憶體市場的競爭將加劇，推動封裝和記憶體架構的進一步創新。

三星、SK海力士和美光等主要記憶體供應商都在HBM和先進封裝方面投入巨資，而高通等公司則探索替代記憶體解決方案，預示著激烈的技術競賽。

2013-10

HBM被JEDEC正式採納為業界標準。

2016-01

第二代HBM（HBM2）被JEDEC採納。

2021-03

三星電子成功開發業界首款整合AI處理能力的HBM-PIM。

2022-01

HBM3被JEDEC採納。

2023-05

HBM3E被JEDEC採納。

2025-11

三星向全球客戶送交新一代HBM4記憶體樣品，預計2026年開始量產。

三星研發用於行動裝置的 HBM 記憶體以推動本地 AI