🇨🇳cnBeta (Full RSS)•最新收集於 6h
三星與 SK Hynix 推遲 HBM4 混合鍵合技術
💡對於追蹤 HBM 記憶體效能與路線圖的 AI 硬體架構師而言，這是關鍵的供應鏈更新。
⚡ 30-Second TL;DR
有什麼變化
JEDEC 放寬 HBM 堆疊厚度規範
為什麼重要
此延遲可能會影響依賴 HBM4 記憶體頻寬的下一代 AI 加速器的效能擴展。這顯示業界目前優先考慮良率與標準合規性，而非激進的架構變更。
下一步行動
調整您的 AI 加速器效能硬體路線圖預期，將 HBM4 頻寬改進的潛在延遲納入考量。
誰應關注：Developers & AI Engineers
關鍵要點
- •JEDEC 放寬 HBM 堆疊厚度規範
- •Samsung 與 SK Hynix 將混合鍵合推遲至 HBM4E
- •記憶體封裝技術路線圖面臨調整
🧠 深度解析
AI-generated analysis for this event.
🔑 增強重點摘要
- •混合鍵合（Hybrid Bonding）技術的推遲主要歸因於該製程在量產良率與成本控制上仍面臨嚴峻挑戰，特別是針對 HBM4 這種高層數堆疊。
- •JEDEC 放寬厚度限制（從 720μm 調整至 775μm）允許製造商在 HBM4 初期階段繼續使用傳統的熱壓非導電膠（TC-NCF）或大規模回流模塑底部填充（MR-MUF）技術。
- •SK Hynix 傾向於在 HBM4 階段優先優化現有的 MR-MUF 技術，以確保供應穩定性，並將混合鍵合視為 HBM4E 的關鍵差異化技術。
- •三星電子正積極調整其封裝策略，試圖透過改良後的 NCF 技術在 HBM4 實現更佳的散熱與堆疊穩定性，以彌補暫緩混合鍵合帶來的技術差距。
- •此技術路線的調整預計將影響台積電（TSMC）等晶圓代工廠的先進封裝產能規劃，因為混合鍵合對 CoWoS 封裝的整合要求與傳統封裝有顯著差異。
📊 競品分析▸ Show
| 特性 | Samsung (HBM4) | SK Hynix (HBM4) | Micron (HBM4) |
|---|---|---|---|
| 封裝技術 | 改良型 NCF | MR-MUF | 混合鍵合 (計畫中) |
| 混合鍵合導入 | HBM4E | HBM4E | 積極評估中 |
| 堆疊高度 | 775μm (符合 JEDEC) | 775μm (符合 JEDEC) | 775μm (符合 JEDEC) |
| 市場定位 | 高容量/客製化 | 高效能/高良率 | 高性價比/後進者 |
🛠️ 技術深入
- 混合鍵合（Hybrid Bonding）：利用銅對銅（Cu-to-Cu）直接連接取代傳統的微凸塊（Micro-bump），可顯著縮小間距並提升訊號傳輸效率。
- TC-NCF（熱壓非導電膠）：三星的核心封裝技術，透過在晶片間填充非導電膠並加熱加壓，有效解決堆疊過程中的翹曲問題。
- MR-MUF（大規模回流模塑底部填充）：SK Hynix 的專利技術，在晶片堆疊後填充液態環氧樹脂，具有優異的散熱性能與製程效率。
- JEDEC 標準調整：將 HBM4 的最大堆疊高度放寬至 775μm，旨在降低製造難度，允許廠商在過渡期使用非混合鍵合技術達到 16 層堆疊。
🔮 前景展望AI analysis grounded in cited sources
HBM4E 將成為混合鍵合技術的真正量產節點。
隨著 HBM4 階段放寬標準，製造商將有更多時間解決混合鍵合的良率瓶頸，預計在 HBM4E 世代將全面轉向此技術以追求極致頻寬。
記憶體廠商與晶圓代工廠的封裝技術整合將更加緊密。
混合鍵合技術的複雜度要求記憶體廠與台積電等代工廠在設計階段就進行深度協同，以確保 CoWoS 封裝的相容性。
⏳ 時間線
2023-10
SK Hynix 宣佈開發出基於 MR-MUF 的 12 層 HBM3E 技術。
2024-02
三星電子展示其 12 層 HBM3E 產品，強調 NCF 技術的散熱優勢。
2025-05
JEDEC 正式發布 HBM4 標準草案，初步設定堆疊高度限制。
2026-03
JEDEC 針對 HBM4 堆疊高度規範進行修訂，放寬至 775μm。
📰
AI 週報
閱讀本週精選 AI 大事摘要 →
👉相關動態
AI 策展新聞聚合。所有內容版權歸原始發布者所有。
原始來源： cnBeta (Full RSS) ↗