🐼Pandaily•最新收集於 2h
華為 Logic Folding 技術突破，提升 5nm 晶片密度
💡晶片架構的重大突破，可能重新定義在無需 EUV 的情況下進行 AI 硬體生產的可能性。
⚡ 30-Second TL;DR
有什麼變化
引入邏輯摺疊（Logic Folding）技術以優化電晶體佈局
為什麼重要
這項突破可能大幅降低在貿易限制下生產高效能 AI 硬體的門檻。它為國內晶片製造商在 AI 運算密度方面保持競爭力提供了一條新路徑。
下一步行動
密切關注基於 Kirin 2026 的硬體發布，以評估其在邊緣 AI 推論任務中的效能功耗比。
誰應關注：Developers & AI Engineers
關鍵要點
- •引入邏輯摺疊（Logic Folding）技術以優化電晶體佈局
- •在 5nm 製程節點上實現 175MTr/mm² 的電晶體密度
- •無需依賴先進 EUV 微影技術即可提升效能
🧠 深度解析
AI-generated analysis for this event.
🔑 增強重點摘要
- •Tao's Law V2 論文由華為諾亞方舟實驗室（Noah's Ark Lab）主導，核心在於透過演算法優化標準單元（Standard Cell）的佈局結構。
- •邏輯摺疊技術透過將邏輯閘進行垂直堆疊與重組，有效減少了晶片內部的繞線長度與寄生電容。
- •該技術不僅適用於 5nm，亦可向下相容至 7nm 製程，為受限於先進微影設備的晶片廠提供效能提升路徑。
- •此研究強調了『設計技術協同優化』（DTCO）在後摩爾定律時代的重要性，即透過軟體演算法彌補硬體製程的物理限制。
- •華為已將此技術整合至其內部的 EDA 工具鏈中，旨在加速晶片設計週期並降低對高階 EUV 曝光機台的依賴。
📊 競品分析▸ Show
| 特性 | 華為 Logic Folding | 台積電 (TSMC) 傳統製程 | Intel RibbonFET (GAA) |
|---|---|---|---|
| 核心策略 | 軟體演算法優化 (DTCO) | 物理製程微縮 (EUV) | 結構創新 (GAA) |
| 依賴設備 | 低 (DUV 可行) | 高 (EUV 必須) | 極高 (EUV/High-NA) |
| 密度提升 | 透過佈局重組 | 透過製程節點微縮 | 透過 3D 堆疊與結構 |
🛠️ 技術深入
- 邏輯摺疊機制：利用演算法將傳統平面佈局中的邏輯單元進行摺疊，將原本水平排列的電晶體轉為垂直或緊湊的重疊佈局。
- 繞線優化：透過減少金屬層的繞線複雜度，降低訊號傳輸延遲，進而提升運作時脈。
- 密度數據：在 5nm 節點下達到 175MTr/mm²，接近業界標準的 5nm 密度水準，但大幅降低了對多重曝光（Multi-patterning）的依賴。
- 軟硬整合：該技術需配合華為自研的 EDA 軟體進行自動化佈局與繞線（APR），以確保摺疊後的邏輯單元符合時序要求。
🔮 前景展望AI analysis grounded in cited sources
華為將大幅降低對 ASML EUV 曝光機的採購依賴
透過 DTCO 技術提升密度，使華為能在現有 DUV 設備基礎上生產效能接近先進製程的晶片。
EDA 軟體將成為晶片效能競爭的關鍵戰場
邏輯摺疊技術證明了軟體演算法能直接影響硬體物理極限，促使晶片設計公司加大對智慧化 EDA 工具的投入。
⏳ 時間線
2023-09
華為發表 Mate 60 系列，標誌著在受限環境下重返 5G 晶片領域
2025-03
華為諾亞方舟實驗室發表 Tao's Law V1，初步探討晶片設計優化理論
2026-05
華為正式發表 Tao's Law V2 論文，詳細闡述邏輯摺疊技術細節
📰
AI 週報
閱讀本週精選 AI 大事摘要 →
👉相關動態
AI 策展新聞聚合。所有內容版權歸原始發布者所有。
原始來源： Pandaily ↗