Huawei Claims Breakthrough in Advanced Chip Manufacturing

•華為於2026年5月25日發表了「韜定律」，提出以「時間縮微」取代傳統「幾何縮微」的半導體演進新原則，透過邏輯折疊技術提升晶體管密度與系統性能，目標是到2031年達到1.4奈米製程的同等水平。
•為規避先進微影設備限制，華為正積極發展先進封裝技術，例如用於昇騰AI加速器（如Ascend 910D/950PR）的「四晶片封裝」專利，其設計架構與台積電的CoWoS-L或英特爾的EMIB/Foveros 3D相似，旨在透過整合多個小晶片和高頻寬記憶體來提升整體效能。
•華為與中芯國際（SMIC）深度合作，已成功利用深紫外光（DUV）設備結合多重圖案化技術（如自對準四重圖案化SAQP）實現7奈米（麒麟9000S）及N+3（等效5.5奈米，麒麟9030）晶片的量產，儘管良率和成本仍面臨挑戰。
•除了邏輯晶片，華為也在儲存領域進行創新，開發了用於企業級固態硬碟（SSD）的「板上裸晶封裝」（Die-on-Board, DoB）技術，透過直接將232層NAND裸晶焊接到電路板上，實現高達122.88TB的容量，以彌補先進3D NAND層數的不足。
•華為正採取「雙軌並行」策略，一方面以主流的環繞閘極（GAA）架構為核心技術路線，另一方面積極投入碳奈米管技術的前沿探索，目標是於2026年量產3奈米晶片，以期在性能和功耗上取得突破。

📊 競品分析▸ Show

特性/公司	華為 (與中芯國際合作)	台積電 (TSMC)	三星晶圓代工 (Samsung Foundry)	輝達 (Nvidia) (AI GPU)
先進製程	7奈米 (麒麟9000S), N+3 (等效5.5奈米，麒麟9030)；目標3奈米 (2026年量產)	3奈米已量產，2奈米已開始量產	3奈米已量產 (GAA架構)	(無晶圓代工服務，主要設計AI GPU)
微影技術	主要依賴DUV結合多重圖案化 (如SAQP)	EUV (極紫外光)	EUV (極紫外光)	(不適用)
先進封裝	「四晶片封裝」 (用於昇騰AI晶片)；「板上裸晶封裝」(DoB) (用於SSD)	CoWoS, InFO-WLP等領先技術	嘗試在3奈米應用GAA設計	Rubin Ultra (AI GPU封裝)
良率 (N+3)	約40%	5奈米製程良率 >90%	(未明確數據，但通常與台積電接近)	(不適用)
成本 (N+3)	較高，約高50% (因多重曝光)	較低 (因EUV效率)	(相對較低)	(不適用)
AI晶片算力	Ascend 950PR 單卡FP4算力達1.56 PFLOPS	(無直接可比產品，但為Nvidia代工)	(無直接可比產品)	H20 (中國特供版) FP4算力約為Ascend 950PR的1/2.8
供應鏈	致力於全國產化晶片鏈路 (設計-製造-封測)	全球供應鏈，高度依賴美國設備和技術	全球供應鏈，高度依賴美國設備和技術	全球供應鏈，高度依賴台積電代工
未來目標	2031年透過「韜定律」實現1.4奈米等效性能	持續推進更先進製程 (如A14)	持續推進更先進製程	持續推出新一代AI GPU

多重圖案化技術 (Multi-patterning)：華為與中芯國際利用深紫外光 (DUV) 微影設備，結合自對準四重圖案化 (SAQP) 等技術，透過多次蝕刻和硬遮罩材料，將金屬間距縮小至21奈米以下，以達到2奈米等級晶片的製程門檻。此方法步驟繁瑣，良率和成本是主要挑戰。
先進封裝技術：
- 四晶片封裝 (Quad-chiplet packaging)：針對AI加速器如昇騰910D/950PR，採用類似「橋接」的架構設計，整合多個晶粒 (chiplet) 與高頻寬記憶體 (HBM)，以提升AI運算效率和性能。
- 板上裸晶封裝 (Die-on-Board, DoB)：應用於企業級SSD，直接將NAND裸晶片焊接到PCB板上，省去傳統封裝基板，增加儲存密度，例如使用232層NAND實現類似400層NAND的密度效果，並可堆疊36層裸晶。
新材料與架構探索：華為正同步研發主流的環繞閘極 (GAA) 電晶體架構，並積極投入碳奈米管技術，後者預期能帶來比傳統矽晶片高達10倍的效能潛力，以突破傳統矽基晶片的微縮極限。
「韜定律」 (Tao Law)：華為提出的半導體演進新原則，強調「時間縮微」而非單純的「幾何縮微」，透過「邏輯折疊」技術來實現晶體管密度和系統性能的新突破，目標是到2031年達到1.4奈米製程的同等水平。

華為將在先進晶片製造領域實現更高程度的自給自足。

透過多重圖案化、先進封裝及新材料技術的結合，華為正逐步減少對受限西方設備的依賴，並與中芯國際深化合作，建立自主供應鏈。

全球半導體產業的競爭格局將因中國的替代技術路徑而發生變化。

華為在無EUV條件下推進先進製程及開發創新封裝技術，可能促使其他國家和企業重新評估其技術發展策略，並可能導致新的標準和供應鏈模式出現。

華為在AI晶片領域的性能差距將持續縮小。

透過四晶片封裝和「光算一體化」等技術，華為的昇騰系列AI晶片有望在算力上與國際領先產品競爭，滿足中國國內對AI算力的龐大需求。

2019-05

美國將華為列入實體清單，限制其獲取美國技術和零組件。

2020-09

美國加強制裁，限制外國公司只要使用美國技術或設備生產的產品，除非獲得許可，否則不准賣給華為。

2021-09

華為申請自對準四重圖案化 (SAQP) 專利，為無 EUV 製造先進晶片鋪路。

2023-08

華為推出Mate 60 Pro，搭載中芯國際製造的7奈米麒麟9000S晶片，引發全球關注。

2025-05

華為預計與中芯國際合作，最快於2026年量產3奈米晶片，並探索GAA及碳奈米管技術。

2026-05-25

華為發表「韜定律」，提出以「時間縮微」替代「幾何縮微」的半導體演進新原則。

華為宣稱在先進晶片製造領域取得突破