來源Pandaily•最新收集於 14h
鐵電穿隧接面實現巨幅 TER
#ferroelectric#memory#neuromorphicsliding-ferroelectric-tunnel-junctioncas institute of semiconductorsscience
這項研究元件結合巨幅電阻對比、超低能耗與極高耐久度，可能推動未來 AI 記憶體。
30 秒速覽
有什麼變化
穿隧電阻比達到 1.9×10^7
為什麼重要
高電阻對比、低能耗與高耐久度的組合，可能支援高密度非揮發性記憶體與類神經硬體。在商業部署前，仍需克服材料、製程與整合方面的重大挑戰。
下一步行動
在將此技術納入硬體原型前，先把報導中的接面指標與目標記憶體或類神經工作負載進行比較。
誰應關注：Researchers & Academics
關鍵要點
- •穿隧電阻比達到 1.9×10^7
- •切換速度據報達到奈秒級
- •能耗為每位元飛焦耳級，耐久度達 10^11 次循環
深度解析
背景與延伸：來自公開資料，非原文內容。引用 1 個來源。
增強重點摘要
- •該項研究由中國科學院半導體研究所主導，並攜手多家合作科研機構將突破性成果發表於頂級學術期刊《Science》。
- •元件採用垂直凡德瓦爾（vdW）異質結構，具體堆疊架構為 Cr / 六方氮化硼（h-BN）/ 3R 相二硫化鉬（3R-MoS₂）/ 單層石墨烯，且該結構亦成功拓展驗證於 1T′-ReS₂。
- •不同於傳統氧化物鐵電體依賴晶格離子位移而容易累積缺陷，該元件藉由「層間原子滑移」實現極化反轉，從物理機制上避免了反覆切換導致的結構崩潰。
- •針對滑移鐵電體殘留極化比鈣鈦礦氧化物低 2 至 3 個數量級的物理弱點，團隊結合 h-BN 能障調控與單層石墨烯低態密度、弱靜電屏蔽的雙重槓桿效應，大幅放大了穿隧電阻讀取對比度。
- •在提供 1.9×10⁷ 巨幅電阻比的同時，元件於 0.5 V 讀取偏壓下達到 222 A/cm² 的開態電流密度，解決了高開關比元件驅動電流不足以支援密集陣列的問題。
技術深入
- 凡德瓦爾異質結堆疊架構：採用 Cr / h-BN / 3R-MoS₂ / 單層石墨烯之垂直凡德瓦爾（vdW）異質結設計，並成功將該原理拓展至 1T′-ReS₂ 鐵電材料體系。
- 雙重槓桿閘極效應（Dual-Lever Gating）：克服二維滑移鐵電材料殘留極化較弱（較傳統氧化物弱 2-3 個數量級）的限制，利用單層石墨烯極低的態密度與微弱靜電屏蔽，讓極化能深度調控載流子濃度，並耦合六方氮化硼（h-BN）穿隧能障高度調變，在 0.5 V 偏壓下實現高達 1.9 × 10⁷ 的穿隧電阻比（TER）。
- 原子層滑移翻轉機制（Interlayer Atomic Slip）：捨棄傳統氧化物鐵電材料易造成晶格缺陷積累的「離子位移」模式，改以原子層間滑移實現極化翻轉，阻斷元件內部結構疲勞崩潰路徑，達成超過 10¹¹ 次循環切換壽命。
- 驅動與功耗規格：開態電流密度達 222 A/cm²，兼具奈秒級（ns）高速翻轉響應與每位元飛焦耳級（fJ/bit）超低動態功耗。
前景展望基於引用來源的 AI 分析
打破非揮發性記憶體長久以來開關比與耐久度的物理權衡困局
該元件證明了無需施加易造成介電擊穿的高電場，即可在原子級滑移機制下同時兼顧超過千萬倍的穿隧電阻比與千億次耐久度。
推動超低功耗存算一體（CIM）交叉陣列的架構革新
飛焦耳級的低能耗特性結合充足的開態驅動電流密度，為建構高密度且高精準度的非揮發性神經形態運算單元提供關鍵硬體支撐。
時間線
2026-09
中國科學院半導體研究所團隊於《Science》發表巨幅穿隧電阻比滑移鐵電穿隧接面研究成果
- 2026-09中國科學院半導體研究所團隊於《Science》發表巨幅穿隧電阻比滑移鐵電穿隧接面研究成果
來源 (1)
Factual claims are grounded in the sources below. Forward-looking analysis is AI-generated interpretation.
AI 週報
閱讀本週精選 AI 大事摘要 →
相關動態
AI 策展新聞聚合。所有內容版權歸原始發布者所有。
原始來源： Pandaily ↗
每週電子報
每週一封，可隨時退訂。