🇭🇰SCMP Technology•較早收集於 7m
Empyrean Technology 支持華為的新晶片縮放方法論
💡了解中國 EDA 生態系統如何演進以繞過美國制裁，並維持 AI 晶片的生產能力。
⚡ 30-Second TL;DR
有什麼變化
Empyrean Technology 發布了用於晶片設計物理驗證的 Argus 工具。
為什麼重要
本土 EDA 工具與華為架構的整合，可能加速國產 AI 晶片的開發，進而減輕美國制裁對高效能運算硬體的影響。
下一步行動
監控 Argus 與 Cadence 或 Synopsys 工具的效能基準測試，以評估非美國 EDA 技術堆疊在 AI 硬體開發中的可行性。
誰應關注：Developers & AI Engineers
關鍵要點
- •Empyrean Technology 發布了用於晶片設計物理驗證的 Argus 工具。
- •該工具支援華為旨在繞過先進製程限制的新型縮放法則。
- •中國企業正試圖減少對美國 EDA 軟體供應商的依賴。
🧠 深度解析
Web-grounded analysis with 17 cited sources.
🔑 增強重點摘要
- •華為於 2026 年 5 月 25 日在 IEEE 電路與系統國際研討會 (ISCAS) 上發布了其「Tau 縮放定律」（Tau Scaling Law）和 LogicFolding 架構，旨在取代摩爾定律，並透過「時間縮放」而非傳統的幾何縮放來提升晶片性能，以規避美國的出口限制。
- •華為的 LogicFolding 架構透過垂直堆疊邏輯電路以縮短內部佈線，聲稱可將電晶體密度提高 55%，功耗效率提升 41%，目標是到 2031 年實現與 1.4 奈米製程相當的電晶體密度。
- •Empyrean Technology 的 Argus 工具是一款分層並行物理驗證工具，提供 DRC（設計規則檢查）、LVS（版圖與電路圖比對）、Dummy Fill 和 DFM（可製造性設計）功能，並支援電壓相關的 DRC 和任意角度形狀處理，已獲得全球主要晶圓廠的廣泛支持。
- •Empyrean Technology 作為中國最大的本土 EDA 供應商，在 2024 年 4 月佔據中國 EDA 市場約 6% 的份額，並於 2024 年 12 月被美國列入實體清單後，將公司控制權移交給中國電子信息產業集團有限公司 (CEC)。
🛠️ 技術深入
- Empyrean Argus 工具：
- 功能： 提供設計規則檢查 (DRC)、版圖與電路圖比對 (LVS)、虛擬填充 (Dummy Fill) 和可製造性設計 (DFM)。
- 架構： 採用分層並行處理，滿足超深次微米積體電路設計需求。
- 進階支援： 支援電壓相關的 DRC，能夠在不同電源電壓的網路之間進行動態檢查，並能精確處理任意角度的形狀。
- 整合性： 可無縫整合到 Empyrean Aether（類比電路原理圖和版圖設計平台）和 Empyrean Skipper（大規模版圖處理平台）中，提供簽核級驗證。
- 製程能力： 截至 2023 年，其類比工具可部分支援 5 奈米製程，數位工具可全面支援 7 奈米製程。
- 華為「Tau 縮放定律」與 LogicFolding 架構：
- 核心原則： 提出以「時間縮放」（temporal scaling）取代傳統的幾何縮放（geometric scaling），透過系統性地縮短時間常數 τ 來提升性能、能源效率和電晶體密度。
- LogicFolding 架構： 一種創新的晶片設計藍圖，透過將邏輯電路物理摺疊並堆疊成多層，大幅縮短內部佈線，從而減少訊號傳播延遲。
- 優化機制： 建立跨半導體元件、電路、晶片和系統的多層次協同優化機制，在元件層面優化電晶體和互連的電阻與寄生電容。
- 性能目標： 聲稱可實現 55% 的電晶體密度提升和 41% 的功耗效率提升，目標是到 2031 年設計出電晶體密度相當於 1.4 奈米製程的高階晶片。
🔮 前景展望AI analysis grounded in cited sources
中國在先進晶片設計領域的本土化能力將顯著提升。
華為新縮放法則的成功與 Empyrean 等本土 EDA 工具的支援，表明中國正積極尋求在美國制裁下實現半導體技術的自給自足，減少對外國技術的依賴。
全球半導體產業可能出現新的技術發展路徑。
華為提出的「Tau 縮放定律」和 LogicFolding 架構，若能如期實現其性能目標，將為傳統摩爾定律面臨物理極限的產業提供一條替代性的創新路徑。
美國對中國 EDA 公司的制裁將加速中國 EDA 產業的整合與國家主導。
Empyrean Technology 在被列入實體清單後將控制權移交給國有企業 CEC，以及其對其他本土 EDA 公司的收購，顯示中國政府正透過國家資本推動國內 EDA 產業的集中化和技術突破。
⏳ 時間線
2009-05
Empyrean Technology 成立。
2022-07
Empyrean Technology 在深圳證券交易所首次公開募股 (IPO)。
2023-03
華為宣布將使用國產 EDA 軟體進行 14 奈米製程設計；同年 Empyrean 聲明其類比工具可部分支援 5 奈米製程，數位工具可全面支援 7 奈米製程。
2024-12
Empyrean Technology 被美國商務部列入實體清單，成為美國出口管制目標。
2024-12
Empyrean Technology 將公司控制權移交給中國電子信息產業集團有限公司 (CEC)。
2025-03
Empyrean Technology 宣布將收購上海芯和半導體科技（Xpeedic Technology）的多數股權。
2026-05-25
華為在 2026 年 IEEE 電路與系統國際研討會 (ISCAS) 上發布了「Tau 縮放定律」和 LogicFolding 架構，旨在繞過先進製程限制，目標是到 2031 年實現 1.4 奈米級電晶體密度。
📎 來源 (17)
Factual claims are grounded in the sources below. Forward-looking analysis is AI-generated interpretation.
📰
AI 週報
閱讀本週精選 AI 大事摘要 →
👉相關動態
AI 策展新聞聚合。所有內容版權歸原始發布者所有。
原始來源： SCMP Technology ↗