AMD Zen6 首現：10 核心、32MB 三級快取

🔑 增強重點摘要

• •Zen 6 採用全新從頭設計的微架構，具備八槽派遣引擎（eight-slot dispatch engine），專注於寬度與吞吐量導向，而非 Zen 4/5 的漸進升級[1][2]。
• •桌面版 Zen 6 Ryzen 處理器據報延遲至 2026 年底或 2027 年初，優先用於 EPYC 伺服器晶片，並將支援 TSMC 2nm 製程[4][5]。
• •每 CCD 的 L3 快取將從 Zen 5 的 32MB 增加至 48MB，桌面旗艦可達 24 核心（12+12 晶片組），並提升遊戲效能[1][5]。
• •Zen 6 支援 AVX-512 指令於客戶端系統，並將 FP16 資料型態視為 x86-64 的首要公民，強化 AI 管線[2][4]。

🛠️ 技術深入

• •Zen 6 核心具備八槽派遣引擎，支援同時多執行緒（SMT），兩個硬體執行緒競爭共同派遣槽池，可能影響單執行緒效能但提升特定情境高性能[1][2]。
• •包含專用計數器監控未用派遣槽、後端停滯及執行緒選擇損失，強調寬度發射與 SMT 仲裁為設計重點[1]。
• •每 CCD L3 快取增至 48MB，晶片組從 8 核心升至 12 核心，預期降低延遲並增加記憶體存取頻寬[1][3][5]。
• •採用 TSMC 2nm 製程，提供 IPC 性能躍升與功耗效率改善，新增矩陣引擎與擴展 AI 資料格式[4]。

🔮 前景展望AI analysis grounded in cited sources

⏳ 時間線