🕷️
SetupAI
EN
🇨🇳較早收集於 22h

台積電邁向1nm工藝 目標1萬億晶體管

台積電邁向1nm工藝 目標1萬億晶體管
PostLinkedIn
🇨🇳閱讀原文： cnBeta (Full RSS)
#semiconductors#angstrom-era#foundrytsmc-1nmtsmc

💡台積電1nm目標1萬億晶體管，將驅動未來AI運算密度躍進。（26字元）

⚡ 30-Second TL;DR

有什麼變化

台積電佔全球代工市場70%份額

為什麼重要

1nm工藝將實現更高密度、更高效晶片，對下一代AI訓練與推論至關重要，可能加速LLM擴展並降低AI基礎設施功耗成本。

下一步行動

追蹤台積電投資者更新中的1nm時程，以規劃AI晶片設計。

誰應關注：Enterprise & Security Teams

關鍵要點

  • •台積電佔全球代工市場70%份額
  • •2nm量產中，1nm開發進行
  • •台南沙崙園區531公頃，二期環評4月啟動
  • •目標每晶片1萬億晶體管

🧠 深度解析

背景與延伸：來自公開資料，非原文內容。引用 7 個來源。

🔑 增強重點摘要

  • •台積電計畫在台南沙崙園區興建「Fab 25」Giga-Fab，包含六條12吋晶圓生產線，前三條用於1.4nm、後三條專注1nm製程。[1][3]
  • •1nm製程預計2030年量產，並透過3D堆疊晶片實現每晶片一兆晶體管，命名為A10節點。[1]
  • •台積電1.6nm製程（A16）採用背面供電技術，提升邏輯密度與效能，預計2026年生產，不需ASML高NA EUV設備。[4]
  • •3nm製程月產能已於2025年底超150,000片晶圓，2026年底有望達180,000-200,000片，主要來自Fab 18B擴產。[2]

🛠️ 技術深入

  • •1nm節點（A10）預計整合3D堆疊技術，實現一兆晶體管密度，延續摩爾定律。[1]
  • •1.6nm節點（A16）使用背面供電（backside power delivery），前側專用於訊號路由，提升HPC產品效能與功率傳輸密度，不依賴高NA EUV光刻機。[4]
  • •COUPE技術為光電整合引擎，將電晶片堆疊於光子晶片上，用於高速互連，2025年驗證小型模組，2026年整合CoWoS封裝，主要應用AI。[4]

🔮 前景展望AI analysis grounded in cited sources

台積電1nm製程將於2030年前領先三星與Intel
台積電加速台南Giga-Fab建設，專注1nm與1.4nm，搶先競爭對手2027年1.4nm時程。[3]
2nm與1.6nm將驅動2026年產能達百萬片晶圓
2nm量產加速至2026年百萬片，搭配1.6nm迭代滿足AI與HPC需求。[2][4]

⏳ 時間線

2024-04
公布A16（1.6nm）製程路圖，2026年量產
2025-12
3nm月產能超150,000片晶圓
2026-02
宣布台南沙崙1nm Giga-Fab計畫，提交用地申請
2026-03
沙崙園區二期環評4月啟動
🇨🇳閱讀原文： cnBeta (Full RSS)
📰

AI 週報

閱讀本週精選 AI 大事摘要 →

👉相關動態

同主題

探索 #semiconductors

同產品

更多關於 tsmc-1nm

同來源

最新來自 cnBeta (Full RSS)

生成式AI正擊穿大學線上考試

生成式AI正擊穿大學線上考試

cnBeta (Full RSS)•Aug 22
DeepSeek 終於推出 Vision 模型

DeepSeek 終於推出 Vision 模型

cnBeta (Full RSS)•Aug 22
Anthropic IPO 融資額或超過 1,000 億美元

Anthropic IPO 融資額或超過 1,000 億美元

cnBeta (Full RSS)•Aug 22
Nvidia 擬斥資 60 億美元取得 Poolside AI 模型授權

Nvidia 擬斥資 60 億美元取得 Poolside AI 模型授權

cnBeta (Full RSS)•Aug 22

AI 策展新聞聚合。所有內容版權歸原始發布者所有。
原始來源： cnBeta (Full RSS) ↗

這是摘要，不是原文。去看原站，或訂閱每週簡報。

每週 AI 簡報

每週一封，可隨時退訂。