🇨🇳TechNode•較早收集於 56m
台積電拒購ASML 3.5億歐元高NA設備
💡台積電拒買3.5億設備，預示亞1.4奈米AI晶片延遲。
⚡ 30-Second TL;DR
有什麼變化
台積電無計劃購買ASML高NA EUV機台。
為什麼重要
此舉可能延遲台積電先進節點轉換，影響Nvidia等依賴亞2奈米製程的高端AI GPU供應。三星或Intel等競爭者可能在光刻採用上領先。
下一步行動
比較三星高NA EUV路線圖，以規避AI晶片生產風險。
誰應關注：Enterprise & Security Teams
關鍵要點
- •台積電無計劃購買ASML高NA EUV機台。
- •每台售價超過3.5億歐元。
- •可實現低於1.4奈米晶片製造精度。
- •共同營運長張孝強的聲明。
🧠 深度解析
AI-generated analysis for this event.
🔑 增強重點摘要
- •台積電傾向採用現有的低數值孔徑（Low-NA）EUV設備，透過多重曝光（Multi-patterning）技術來達成與高數值孔徑（High-NA）設備相當的製程節點，以優化成本結構。
- •英特爾（Intel）採取了與台積電截然不同的策略，已率先導入並部署ASML的高NA EUV設備，旨在透過領先的微影技術爭取製程技術的領先地位。
- •業界分析指出，台積電的決策反映了其對資本支出（CapEx）效率的高度敏感，特別是在成熟製程與先進製程產能擴張並行的情況下，對設備投資回報率（ROI）的要求極為嚴格。
📊 競品分析▸ Show
| 比較項目 | 台積電 (TSMC) | 英特爾 (Intel) |
|---|---|---|
| 高NA EUV 策略 | 暫不採用，優先考慮成本效益 | 已導入並部署，追求技術領先 |
| 微影技術路徑 | 低NA EUV + 多重曝光 | 高NA EUV 直接曝光 |
| 資本支出考量 | 極度重視 ROI 與成本控制 | 願意為技術領先承擔高額設備折舊 |
🛠️ 技術深入
- 高NA EUV設備（如ASML EXE:5000/5200系列）的數值孔徑從0.33提升至0.55，能提供更高的解析度。
- 透過提高數值孔徑，單次曝光即可實現更細小的特徵尺寸，減少對多重曝光製程的依賴，從而降低製程複雜度與潛在缺陷率。
- 台積電選擇的替代方案（Low-NA EUV多重曝光）雖然能達到相似的解析度，但會增加光罩數量、製程步驟與生產週期（Cycle Time），對良率管理提出更高要求。
🔮 前景展望AI analysis grounded in cited sources
台積電將在未來兩年內維持其在先進製程的成本競爭優勢。
透過避免高昂的高NA EUV設備折舊，台積電能更靈活地定價並維持較高的毛利率。
英特爾將在1.4奈米以下製程節點面臨巨大的良率與成本挑戰。
過早採用高NA EUV技術可能導致初期生產成本過高，且設備學習曲線可能影響量產時程。
⏳ 時間線
2023-12
ASML向英特爾交付首台高NA EUV光刻機（EXE:5000）。
2024-05
台積電在北美技術研討會上首次公開對高NA EUV設備的審慎態度。
2025-03
業界確認台積電持續擴大Low-NA EUV產能，並未下單高NA設備。
2026-04
台積電共同營運長張孝強重申無購買高NA EUV設備計劃。
📰
AI 週報
閱讀本週精選 AI 大事摘要 →
👉相關動態
AI 策展新聞聚合。所有內容版權歸原始發布者所有。
原始來源： TechNode ↗