🔧Tom's Hardware•最新收集於 15m
Samsung 揭示 HBM 走向處理器堆疊記憶體的路線圖
#memory-architecture#chip-packaging#ai-acceleratorssamsung-zhbmsamsungzhbmhbmdram
💡Samsung 的 zHBM 路線圖可能重新定義 AI 加速器整合運算與記憶體的方式。
⚡ 30-Second TL;DR
有什麼變化
Samsung 提出三階段路線圖，讓 HBM 逐步具備更強的運算能力。
為什麼重要
若能實現，zHBM 可減少處理器與記憶體之間的資料搬移，緩解 AI 工作負載的重要瓶頸。這也可能改變未來資料中心的加速器封裝與記憶體架構選擇。
下一步行動
請以 Samsung 的 zHBM 發展方向評估下一代 AI 加速器設計，重點檢視記憶體頻寬、散熱限制與先進封裝需求。
誰應關注：Researchers & Academics
關鍵要點
- •Samsung 提出三階段路線圖，讓 HBM 逐步具備更強的運算能力。
- •該計畫將在後續階段把更多邏輯功能移入 HBM 基底晶粒。
- •最終的 zHBM 設計會將 DRAM 直接放置在處理器上方。
🧠 深度解析
背景與延伸：來自公開資料，非原文內容。引用 6 個來源。
🔑 增強重點摘要
- •Samsung 的 zHBM 架構採用晶圓對晶圓（Wafer-on-Wafer）整合技術與混合銅鍵合，旨在消除傳統 2.5D 中介層的物理限制。
- •zHBM 預計將帶來顯著效能提升，包括較 HBM5 高出約 8 倍的效能、10 倍的記憶體密度，以及 90% 的熱阻降低。
- •自 HBM4 起，Samsung 已將基底晶粒（Base Die）製程升級至 4nm 邏輯製程，使其具備主動運算能力而非僅作為被動介面。
- •Samsung 同步發表了 V10-BV NAND 技術，透過晶圓鍵合將邏輯晶粒直接連接至記憶體堆疊，使記憶體密度較 V9 世代提升約 58%。
- •Samsung 具備記憶體、晶圓代工與先進封裝的垂直整合優勢，使其在推動 zHBM 等複雜架構的設計時，較需跨外部合作夥伴的競爭對手更具時效性。
📊 競品分析▸ Show
| 特性 | Samsung zHBM | 傳統 2.5D HBM 方案 |
|---|---|---|
| 封裝方式 | 3D 垂直堆疊 (處理器上方) | 2.5D 中介層 (處理器旁) |
| 傳輸距離 | 極短 (混合銅鍵合) | 較長 (透過中介層走線) |
| 熱阻 | 顯著降低 (90% 改善) | 較高 |
| 整合複雜度 | 極高 (需處理器共同設計) | 中等 (標準化介面) |
🛠️ 技術深入
- 採用晶圓對晶圓（Wafer-on-Wafer）混合銅鍵合技術，大幅縮短記憶體與運算晶片間的互連距離。
- 基底晶粒（Base Die）採用 4nm 邏輯製程，轉型為具備運算功能的智慧基底。
- 透過垂直堆疊設計，移除傳統 2.5D 封裝所需的中介層（Interposer），直接將 DRAM 堆疊於 AI 加速器之上。
- V10-BV NAND 採用 400 層以上設計，並透過晶圓鍵合技術整合邏輯晶粒以提升密度。
- 針對邊緣 AI 運算開發 zNAND-O 架構，旨在降低 Token 處理開銷並提升能源效率。
🔮 前景展望AI analysis grounded in cited sources
zHBM 將成為 AI 加速器效能突破記憶體牆的關鍵技術。
透過將記憶體直接堆疊於處理器上方，可大幅降低傳輸延遲並提升頻寬，解決當前 AI 運算受限於記憶體傳輸速度的瓶頸。
Samsung 將在 2030 年前將 HBM 銷售佔比提升至 DRAM 總營收的 50% 以上。
隨著 AI 系統對高頻寬記憶體需求激增，Samsung 正透過加速 HBM 路線圖與垂直整合優勢擴大市場份額。
⏳ 時間線
2026-08
於 Hot Chips 2026 正式揭示 zHBM 與 zNAND-O 概念架構
📎 來源 (6)
Factual claims are grounded in the sources below. Forward-looking analysis is AI-generated interpretation.
📰
AI 週報
閱讀本週精選 AI 大事摘要 →
👉相關動態
AI 策展新聞聚合。所有內容版權歸原始發布者所有。
原始來源： Tom's Hardware ↗
每週 AI 簡報
每週一封，可隨時退訂。