🇨🇳cnBeta (Full RSS)•較早收集於 2h
Rapidus啟用先進封裝試產線
#advanced-packaging#chiplet#japan-semiconrapidus-chiplet-packaging-pilot-linerapiduschipletrdl-interposer
💡Rapidus chiplet封裝試產線啟用—日本AI晶片雄心的關鍵推動。（32字）
⚡ 30-Second TL;DR
有什麼變化
試產線正式於北海道千歲啟用
為什麼重要
加速日本chiplet生態，用於次世代邏輯晶片，對多晶片let GPU等可擴展AI硬體至關重要。降低對外國先進封裝技術依賴。
下一步行動
在基於chiplet的AI加速器原型中測試Rapidus RDL中介層，用於2nm設計。
誰應關注：Researchers & Academics
關鍵要點
- •試產線正式於北海道千歲啟用
- •Rapidus Chiplet Solutions研發設施核心
- •設於精工愛普生千歲工廠
- •先前試製600mm×600mm RDL中介層
🧠 深度解析
本篇為 AI 生成分析，非原文內容。
🔑 增強重點摘要
- •Rapidus的先進封裝策略旨在補足日本國內半導體供應鏈的最後一塊拼圖，目標是實現從2奈米晶片製造到封裝的一站式服務。
- •該試產線採用了與精工愛普生（Seiko Epson）的深度合作模式，利用其現有設施加速封裝技術的驗證與量產準備，以降低初期資本支出。
- •600mm×600mm大尺寸RDL（重佈線層）中介層的試製成功，標誌著Rapidus在支援Chiplet（小晶片）架構所需的異質整合技術上取得關鍵進展。
📊 競品分析▸ Show
| 競爭對手 | 封裝技術優勢 | 策略定位 |
|---|---|---|
| 台積電 (TSMC) | CoWoS, SoIC, InFO | 全球領先的先進封裝生態系統與產能 |
| 三星電子 (Samsung) | I-Cube, H-Cube | 整合晶圓代工與記憶體優勢 |
| 英特爾 (Intel) | Foveros, EMIB | 專注於異質整合與先進封裝標準化 |
🛠️ 技術深入
- •RDL（重佈線層）中介層：採用大面積基板技術，旨在提升晶片間的互連密度與傳輸效率，適用於高效能運算（HPC）與AI晶片。
- •異質整合：透過Chiplet技術，將不同製程節點的邏輯晶片、記憶體與I/O模組整合於單一封裝內，以克服單一晶片面積限制。
- •製程協同：利用精工愛普生的精密加工技術，優化封裝基板的平坦度與線路解析度，確保高密度互連的良率。
🔮 前景展望AI analysis grounded in cited sources
Rapidus將於2027年實現2奈米晶片與先進封裝的同步量產。
該試產線的啟用是為了在2027年量產目標前，完成封裝製程的驗證與良率爬坡。
Rapidus將成為日本國內AI晶片供應鏈的核心節點。
透過整合國內封裝資源，Rapidus能為日本企業提供在地化的先進晶片解決方案，降低對海外供應鏈的依賴。
⏳ 時間線
2022-11
Rapidus正式成立，由日本政府與多家企業共同出資。
2023-02
Rapidus宣布將北海道千歲市選定為首座晶圓廠（IIM-1）的建設地點。
2023-09
Rapidus與精工愛普生簽署合作協議，共同開發先進封裝技術。
2025-04
Rapidus千歲工廠完成主體結構，並開始導入先進製程設備。
2026-04
Rapidus正式啟用位於精工愛普生千歲工廠內的先進封裝試產線。
📰
AI 週報
閱讀本週精選 AI 大事摘要 →
👉相關動態
AI 策展新聞聚合。所有內容版權歸原始發布者所有。
原始來源： cnBeta (Full RSS) ↗
每週 AI 簡報
每週一封，可隨時退訂。