🇨🇳cnBeta (Full RSS)•較早收集於 11h
Kioxia 開始出貨第 10 代 332 層 3D 快閃記憶體樣品
💡高密度儲存硬體對於擴展 AI 資料中心及降低基礎設施開銷至關重要。
⚡ 30-Second TL;DR
有什麼變化
第 10 代 BiCS FLASH 技術，具備 332 層堆疊
為什麼重要
提升 NAND 儲存密度對於需要處理海量資料集的 AI 訓練與推論至關重要，此進展有助於降低 AI 基礎設施的單位儲存成本。
下一步行動
評估您的資料管線儲存需求，考慮更高密度的 SSD 如何能減少大規模模型訓練所需的機櫃空間與電力消耗。
誰應關注：Developers & AI Engineers
關鍵要點
- •第 10 代 BiCS FLASH 技術，具備 332 層堆疊
- •1Tb (Terabit) TLC 記憶體容量
- •專為企業級與 AI 資料中心 SSD 優化
🧠 深度解析
本篇為 AI 生成分析，非原文內容。
🔑 增強重點摘要
- •第 10 代 BiCS FLASH 採用了先進的 CMOS 直接鍵合技術（CBA, CMOS Direct Bonded Array），顯著提升了晶片面積效率與生產良率。
- •該技術透過優化通道孔蝕刻工藝，實現了 332 層的垂直堆疊，在保持高可靠性的同時大幅提升了位元密度。
- •Kioxia 此次推出的 1Tb TLC 晶片特別強化了 I/O 傳輸速率，旨在縮短 AI 模型訓練與推論過程中的資料載入延遲。
- •該產品線預計將與 Kioxia 的企業級 SSD 產品組合（如 CM 系列）深度整合，以應對生成式 AI 對儲存系統高吞吐量的要求。
- •相較於前一代產品，第 10 代 BiCS FLASH 在單位功耗下的效能表現（Performance per Watt）有顯著提升，有助於降低大型資料中心的營運成本。
📊 競品分析▸ Show
| 特性 | Kioxia (第10代 BiCS) | Samsung (V-NAND) | Micron (G9/G10) |
|---|---|---|---|
| 堆疊層數 | 332 層 | 300+ 層級 (量產中) | 300+ 層級 (規劃中) |
| 核心技術 | CBA (CMOS 直接鍵合) | COP (Cell over Peri) | CMOS Under Array |
| 目標市場 | AI 資料中心/企業級 | 企業級/消費級 | 高效能運算/AI |
| 狀態 | 樣品出貨 | 量產/樣品 | 研發/樣品 |
🛠️ 技術深入
- 採用 CBA (CMOS Direct Bonded Array) 技術，將 CMOS 電路與記憶體陣列分開製造後鍵合，減少晶片面積佔用。
- 支援更高速的介面協議，以滿足 AI 伺服器對高頻寬的需求。
- 優化了電荷陷阱（Charge Trap）結構，提升了在極高堆疊層數下的資料保持能力與讀寫壽命。
- 針對 AI 工作負載進行了寫入放大因子（WAF）的優化，延長 SSD 在高負載環境下的使用壽命。
🔮 前景展望AI analysis grounded in cited sources
Kioxia 將在 2027 年前實現 400 層以上 3D NAND 的量產。
隨著第 10 代 332 層技術的成熟，Kioxia 的堆疊工藝路徑已確立，將持續推動層數以維持市場競爭力。
AI 資料中心將加速從 2D/低層數 3D NAND 轉向 300 層以上架構。
AI 模型參數量的指數級增長迫使儲存設備必須在有限空間內提供更高密度與更低功耗的解決方案。
⏳ 時間線
2023-03
Kioxia 宣佈第 8 代 BiCS FLASH 技術，堆疊層數達到 218 層。
2024-06
Kioxia 展示其針對未來高密度儲存的 CBA 技術架構。
2026-07
Kioxia 正式開始出貨第 10 代 332 層 3D 快閃記憶體樣品。
📰
AI 週報
閱讀本週精選 AI 大事摘要 →
👉相關動態
AI 策展新聞聚合。所有內容版權歸原始發布者所有。
原始來源： cnBeta (Full RSS) ↗
每週 AI 簡報
每週一封，可隨時退訂。