🕷️
SetupAI
EN
🇨🇳較早收集於 42m

Intel 發布 18A-P 製程，率先用於 Diamond Rapids

Intel 發布 18A-P 製程，率先用於 Diamond Rapids
PostLinkedIn
🇨🇳閱讀原文： cnBeta (Full RSS)
#semiconductor#data-center#chip-manufacturingintel-18a-pinteldiamond-rapids

💡Intel 新製程 18A-P 可降低 18% 功耗，對高效能 AI 資料中心擴展至關重要。

⚡ 30-Second TL;DR

有什麼變化

18A-P 可提升 9% 效能或降低 18% 功耗

為什麼重要

更先進的製程節點對於維持下一代 AI 資料中心晶片所需的運算密度至關重要。

下一步行動

在規劃未來高密度 AI 伺服器基礎設施部署時，評估 18A-P 製程帶來的功耗效率提升。

誰應關注：Enterprise & Security Teams

關鍵要點

  • •18A-P 可提升 9% 效能或降低 18% 功耗
  • •晶片級導熱性能提升 20%–40%
  • •通孔電阻降低 10%–30%，提升訊號完整性

🧠 深度解析

背景與延伸：來自公開資料，非原文內容。引用 20 個來源。

🔑 增強重點摘要

  • •Intel 18A-P 製程已進入「風險生產」階段，這是大規模量產前的低量製造階段，旨在收集缺陷率、效能和變異性數據，預示著其正朝向全面生產邁進。
  • •18A-P 引入了新的電晶體設計選項，包括用於低功耗設計的 W1 和 W1.5 單元，以及用於高效能需求的 W3P 單元，後者採用「雙觸點」設計，可提高驅動電流和切換速度。
  • •作為 18A 的增強版，18A-P 繼承了 18A 的關鍵創新，即 Intel 首次在生產節點中整合 RibbonFET（環繞式閘極）電晶體和 PowerVia（背面供電）技術，這對於先進邏輯微縮至關重要。
  • •「Diamond Rapids」是下一代 Xeon 7 伺服器處理器，採用多晶片架構，包含四個運算晶片（每個晶片配備 48 個「Panther Cove」P 核心，總計 192 個核心），這些運算晶片基於 18A-P 製程，並與兩個基於 Intel 3 製程的 I/O 和記憶體集線器 (IMH) 晶片協同工作。
  • •「Diamond Rapids」將支援 PCIe Gen 6 和 16 通道 DDR5 記憶體介面，預計將大幅提升記憶體頻寬，這對於人工智慧和資料中心工作負載至關重要。
📊 競品分析▸ Show
特性/指標Intel 18A/18A-P台積電 (TSMC) N2/N2P三星 (Samsung) SF2/2GAP
製程節點類別2奈米級 (~1.8埃)2奈米級2奈米級
電晶體技術RibbonFET (GAA)N2 為首個 GAA，N2P 增強SF2 為首個 GAA
背面供電 (BSPD)PowerVia (已整合)N2 缺乏，N2P 及後續節點逐步引入已整合 (SF2)
相對效能 (TechInsights)2.53 (領先)2.272.19
18A-P 效能提升相較 18A 提升 9% 效能或降低 18% 功耗N2P 相較 N2 提升 18% 效能或降低 36% 功耗SF2P 相較 SF2 提升 12% 效能或降低 25% 功耗
製程成熟度/良率18A 良率持續改善，但相較台積電 N2 仍有差距N2 領先，客戶基礎龐大面臨良率穩定性和客戶採用挑戰
主要應用高效能運算 (HPC)、AI 加速器、資料中心 CPU、行動應用高效能運算、AI 加速器、行動應用高效能運算、AI 加速器、行動應用

🛠️ 技術深入

  • 製程演進與相容性：18A-P 是 18A 的優化版本，引入了新的電晶體設計，但與 18A 設計向後相容，這意味著設計人員無需進行任何更改即可移植到 18A-P。
  • 電晶體設計：18A-P 提供了多種電晶體選項，包括用於低功耗設計的 W1 和 W1.5 單元，以及用於高效能設計的 W3P 單元。W3P 採用「雙觸點」設計，結合了傳統的前端觸點和透過 PowerVia 實現的直接背面觸點，從而降低寄生電阻並提高驅動電流。
  • 背面供電 (PowerVia)：18A 製程（以及 18A-P）的核心技術之一是 PowerVia 背面供電。它將電源傳輸移至晶片背面，釋放了晶片正面的空間用於訊號佈線，從而減少了佈線擁塞和 IR 壓降，提高了效能和效率。
  • 環繞式閘極電晶體 (RibbonFET)：18A 製程採用 RibbonFET GAA 電晶體，這是自 FinFET 以來電晶體創新的重大飛躍。RibbonFET 採用帶狀通道，閘極完全環繞通道，提供更好的靜電控制、更低的最小電壓 (Vmin) 操作和更高的驅動電流，並可透過調整帶狀寬度實現高度可調性。
  • 熱管理優化：18A-P 透過材料和設計創新顯著改善了熱阻。這包括在晶片正面整合新的導熱材料，並更新 EDA 工具以支援熱感知佈局，從而更好地管理結構層面的散熱。
  • 互連改進：通孔電阻降低 10%–30% 是透過幾何和材料優化實現的，有助於提升訊號完整性。
  • 電壓閾值 (Vt) 選項：18A-P 擴展了可用的電壓閾值選項，引入了介於 ULVT 和 LVT 之間的新第五個邏輯 Vt 對，為設計人員提供了在速度和功耗之間取得平衡的更多靈活性。
  • PMOS 遷移率增強：透過應變工程 (strain engineering) 增強 PMOS 的遷移率，使電流更有效地流過電晶體。
  • Omni MIM 電容器：18A 技術中包含 Omni MIM 電容器，可改善晶片內去耦，透過減少電壓波動和提高整體電源完整性來進一步穩定電源傳輸。

🔮 前景展望AI analysis grounded in cited sources

Intel Foundry 將鞏固其在先進製程代工領域的地位。
18A-P 的成功風險生產及其整合 RibbonFET 和 PowerVia 等先進技術，加上清晰的製程藍圖，表明 Intel 致力於重新奪回製程領先地位並吸引外部客戶。
「Diamond Rapids」將顯著提升 Intel 在伺服器 CPU 市場的競爭力。
憑藉多達 192 個 P 核心、PCIe Gen 6 和 16 通道 DDR5 記憶體，以及基於先進 18A-P 節點的設計，「Diamond Rapids」為 AI 和資料中心工作負載提供了實質性的效能和頻寬提升。
18A-P 的採用將推動晶片小晶片 (chiplet) 設計的進一步創新。
「Diamond Rapids」採用多晶片架構，將 18A-P 用於運算晶片，而將較舊的節點用於 I/O，這展示了透過模組化設計實現可擴展性和優化製造成本的行業趨勢。

⏳ 時間線

2011-01
Intel 引入 FinFET 電晶體技術
2021-07
Intel 正式宣布 18A 製程節點
2024-09
Intel 宣布 18A 製程預計於 2025 年投入生產
2025-04
TechInsights 分析指出 Intel 18A 在 2 奈米級製程中效能優於台積電 N2 和三星 SF2
2025-Q4
首款採用 Intel 18A 製程的客戶端處理器 Panther Lake 預計發布
2026-06
Intel 18A-P 製程進入風險生產階段
🇨🇳閱讀原文： cnBeta (Full RSS)
📰

AI 週報

閱讀本週精選 AI 大事摘要 →

👉相關動態

同主題

探索 #semiconductor

同產品

更多關於 intel-18a-p

同來源

最新來自 cnBeta (Full RSS)

桌上型 CPU 出貨量暴跌 20%，AMD 仍擴大市占

桌上型 CPU 出貨量暴跌 20%，AMD 仍擴大市占

Tom's Hardware•Aug 22
生成式AI正擊穿大學線上考試

生成式AI正擊穿大學線上考試

cnBeta (Full RSS)•Aug 22
DeepSeek 終於推出 Vision 模型

DeepSeek 終於推出 Vision 模型

cnBeta (Full RSS)•Aug 22
Anthropic IPO 融資額或超過 1,000 億美元

Anthropic IPO 融資額或超過 1,000 億美元

cnBeta (Full RSS)•Aug 22

AI 策展新聞聚合。所有內容版權歸原始發布者所有。
原始來源： cnBeta (Full RSS) ↗

這是摘要，不是原文。去看原站，或訂閱每週簡報。

每週 AI 簡報

每週一封，可隨時退訂。