Intel EMIB Clients H2, Billions Revenue

•EMIB-T於2025年推出，整合through-silicon via (TSV)技術以支援HBM4和Universal Chiplet Interconnect Express (UCIe)等高頻寬介面，相比標準EMIB提供更高的互連密度[1]
•EMIB自2017年起已在伺服器、網路和高效能運算(HPC)產品中進行高量生產，證明其製造可靠性和商業可行性[4]
•Intel Foundry Chiplet Alliance Program已吸引Cadence、Synopsys和Mentor Graphics等三大EDA廠商參與，共同開發EMIB-T的先進封裝工作流程[1]
•EMIB 3.5D架構結合Foveros 3D堆疊技術與EMIB 2.5D橫向互連，可克服熱翹曲和光刻機尺寸限制，擴展複雜晶片系統的矽面積[3][4]

EMIB-T技術規格與實現細節

• 核心架構：EMIB-T在標準EMIB基礎上整合through-silicon via (TSV)技術，允許信號垂直穿過矽橋而非繞過橋接器[1]

• 互連密度：結合EMIB 2.5D與Foveros 3D技術，在超過光刻機極限的晶片尺寸上實現高互連密度[1]

• 支援介面：相容HBM4和Universal Chiplet Interconnect Express (UCIe)等高頻寬標準介面[1]

• 製造流程：(1)將EMIB矽橋放置於基板空腔內；(2)層壓介電膜並進行雷射或光刻鑽孔製作導孔；(3)銅電鍍填充導孔並製作橫向連接；(4)重複層壓和鑽孔步驟製作接觸墊[5]

• 橋接器設計：採用小型矽橋嵌入有機基板內，相比大型矽中介層成本更低，支援高資料率信號傳輸且驅動/接收電路簡單[2][4]

• 可靠性：EMIB矽在封裝前進行減薄(厚度<75微米)，不會顯著改變熱膨脹係數(CTE)引起的機械應變，整體可靠性與傳統有機封裝相當[2]

• 功率效率：EMIB互連具低金屬RC延遲、最小延遲和高信號完整性，功率消耗效率高[2]

EMIB-T將成為異質整合的主流封裝標準

三大EDA廠商的參與和HBM4/UCIe支援表明EMIB-T正成為業界標準化解決方案，預期將推動AI/HPC晶片的大規模採用[1][3]

EMIB 3.5D架構將解決晶片設計的物理限制

透過結合2.5D和3D技術克服光刻機尺寸和熱管理限制，使複雜系統晶片設計成為可能，將推動下一代高效能運算架構[4]

Intel Foundry Services的EMIB客戶群將快速擴展

2024年下半年首批客戶的獲得和數十億美元收入預期表明市場需求強勁，預計將吸引更多fabless設計公司採用該技術[原文]

2017-01

EMIB技術進入高量生產，首先應用於伺服器、網路和HPC產品[4]

2025-01

EMIB-T變體推出，整合through-silicon via技術以支援HBM4和UCIe介面[1]

2025-06

Intel Foundry Chiplet Alliance Program確認Cadence、Synopsys和Mentor Graphics三大EDA廠商參與EMIB-T工作流程開發[1]

2024-06

Intel財務長David Zinsner於摩根士丹利大會宣布預計最早下半年獲得首批EMIB/EMIB-T封裝客戶[原文]

英特爾：最早下半年獲得EMIB封裝客戶預計帶來數十億美元收入