🐯虎嗅•較早收集於 25m
華為「韜定律」：晶片技術從空間縮微轉向時間優化
💡華為提出新的晶片設計範式，將焦點從電晶體尺寸轉向訊號時序，繞過摩爾定律的物理極限。
⚡ 30-Second TL;DR
有什麼變化
「韜定律」將重點從「空間縮微」轉向「時間縮微」（訊號延遲優化）。
為什麼重要
這種範式轉移可能重新定義半導體設計，使晶片在傳統微影技術達到物理極限時仍能獲得效能提升。
下一步行動
在硬體架構中探索拓撲設計原則，以在不增加元件密度的情況下優化延遲。
誰應關注：Researchers & Academics
關鍵要點
- •「韜定律」將重點從「空間縮微」轉向「時間縮微」（訊號延遲優化）。
- •邏輯折疊技術利用3D垂直互連取代長距離的2D水平走線。
- •此方法受拓撲物理學啟發，系統效能取決於連接拓撲結構而非單一元件。
- •此轉變為克服摩爾定律的物理極限提供了新範式。
🧠 深度解析
Web-grounded analysis with 31 cited sources.
🔑 增強重點摘要
- •華為的「韜定律」於2026年5月25日在上海舉行的IEEE電路與系統國際研討會（ISCAS）上，由華為半導體業務部總裁何庭波正式發表，旨在作為全球半導體產業未來演進的新原則。
- •此定律被視為華為在美國晶片禁令下，試圖繞過摩爾定律物理極限並減少對EUV極紫外光刻設備依賴的戰略性突圍方案。
- •華為預計，基於「韜定律」生產的高端晶片，其電晶體密度有望在2031年前達到與1.4奈米製程同等水平，且無需依賴最先進的微影製程。
- •「邏輯折疊」（LogicFolding）技術作為「韜定律」的核心實踐，將率先應用於華為預計於2026年秋季發布的新一代麒麟手機晶片中。
- •華為聲稱，過去六年已基於「韜定律」成功設計並量產了381款晶片，涵蓋消費電子、網路和運算等產品線。
📊 競品分析▸ Show
| 公司/實體 | 應對摩爾定律瓶頸的主要策略 | 相關技術 | 當前先進晶片狀態/重點 |
|---|---|---|---|
| 華為 (Huawei) | 「韜定律」：時間優化與架構創新 (從幾何縮微轉向時間縮微，透過系統性降低訊號延遲) | 邏輯折疊 (LogicFolding)：單晶片內部電路三維重構與垂直互連；3D垂直互連；全棧協同設計 | 預計2031年達到1.4奈米製程同等電晶體密度；麒麟2026晶片將首次採用邏輯折疊技術；昇騰AI晶片在中國市場具競爭力，但原始運算能力仍落後NVIDIA高端產品 |
| 台積電 (TSMC) | 持續推進先進製程與先進封裝 (將幾何縮微推向極致，並結合系統整合) | 3DFabric (CoWoS, SoIC等)；3D堆疊與混合鍵合；EUV極紫外光刻技術 | 掌握最先進製程技術 (如3奈米)；已使用晶粒堆疊與3D封裝技術超過10年；預計2028年量產1.4奈米製程產品 |
| NVIDIA (輝達) | 系統集成與軟體生態 (透過軟硬體協同優化提升AI算力) | NVLink, NVSwitch, CoWoS封裝, HBM集成, CUDA軟體生態系統 | AI晶片市場領導者 (如H200, Blackwell架構)；將華為列為AI晶片、雲服務等領域的競爭對手 |
| 英特爾 (Intel) | 先進封裝與異質整合 (結合不同功能裸晶，提升系統效能) | EMIB 2.5D封裝, Foveros 3D堆疊 | 持續投入先進製程與封裝技術研發 |
| 三星電子 (Samsung Electronics) | 先進製程與3D封裝 (追求製程領先並發展多晶片整合方案) | X-Cube；3D堆疊技術 | 持續投入先進製程與封裝技術研發 |
🛠️ 技術深入
- 核心概念：華為「韜定律」（Tau Scaling Law）提出以「時間（τ）縮微」取代傳統的「幾何縮微」，作為半導體與電子系統持續演進的新指導原則。其目標是系統性地降低訊號傳播延遲的時間常數（τ）。
- 邏輯折疊 (LogicFolding)：這是「韜定律」下的核心技術創新。它透過自研EDA演算法，將原本平鋪在二維平面上的電路邏輯單元（如邏輯閘、觸發器）重新規劃到三維空間，形成多層垂直堆疊的結構。
- 互連方式：邏輯折疊利用片內高密度垂直互連技術，大幅縮短關鍵訊號路徑的走線長度，從平面上的數百微米壓縮到垂直方向的數微米，從而降低電阻與電容負載，提升訊號傳輸效率。
- 多層級協同優化體系：「韜定律」構建了一個貫穿器件、電路、晶片到系統層面的多層級協同優化體系：
- 器件層：調整電晶體與連線的電阻與寄生電容。
- 電路層：透過LogicFolding重排電路布局。
- 晶片層：進行軟體、架構與矽材的全棧協同設計。
- 系統層：使用華為自家的UnifiedBus重新定義運算系統的互連協定。
- 性能提升宣稱：華為宣稱，相較於傳統2D設計，搭載LogicFolding的麒麟新晶片可實現電晶體密度提升53.5%，P核能效提升41%。此外，晶片內部通訊數據通道面積減少55%，時鐘緩衝器數量減少超過50%，導線總長度縮短30%。
- 目標與挑戰：華為目標在2031年前透過此技術達到與1.4奈米製程同等的電晶體密度，並將主頻提升至5.0GHz。然而，該技術面臨散熱管理、複雜的混合鍵合封裝良率以及現有EDA工具未針對三維邏輯設計優化等挑戰。
🔮 前景展望AI analysis grounded in cited sources
華為的「韜定律」可能為全球半導體產業開闢一條獨立於傳統幾何縮微的新路徑。
透過專注於時間優化和架構創新，即使在無法取得最先進微影設備的情況下，也能實現晶片性能的持續提升，為面臨技術限制的地區提供新的發展範式。
即將推出的麒麟手機晶片將成為「邏輯折疊」技術商業可行性的關鍵驗證。
若搭載「邏輯折疊」技術的麒麟晶片能如期在2026年秋季上市並展現顯著性能提升，將證明此架構創新在消費電子領域的實際應用價值。
此舉將加速半導體行業從單純追求製程節點縮小，轉向更廣泛的架構創新、先進封裝和系統級優化競爭。
華為高調提出「韜定律」和「邏輯折疊」技術，將促使其他半導體廠商加大對後摩爾定律時代替代方案的投入，推動產業生態向更開放、多元的方向演進。
⏳ 時間線
2003
何庭波被任命負責華為晶片開發。
2004
華為正式成立晶片設計部門海思（HiSilicon）。
2019-05
美國商務部將華為列入實體清單，限制其獲取美國技術，促使海思「備胎」晶片轉正。
2020
華為開始投入「韜定律」相關技術的實踐與晶片設計，並在六年內量產了381款晶片。
2025
華為推出麒麟9030Pro晶片後，手機晶片性能進入「飽和區」，促使公司尋求新的技術路徑。
2026-05-25
華為半導體業務部總裁何庭波在上海IEEE國際電路與系統研討會上正式發表「韜定律」。
📎 來源 (31)
Factual claims are grounded in the sources below. Forward-looking analysis is AI-generated interpretation.
- gvm.com.tw
- sinotrade.com.tw
- i-cable.com
- line.me
- hk01.com
- ctwant.com
- bnext.com.tw
- line.me
- niar.org.tw
- cnyes.com
- marketersgo.com
- ftvnews.com.tw
- gvm.com.tw
- now.com
- now.com
- dcfever.com
- rti.org.tw
- udn.com
- ettoday.net
- cnyes.com
- cnyes.com
- hk01.com
- mydrivers.com
- stockfisher.com.hk
- gvm.com.tw
- ltn.com.tw
- unwire.hk
- eastmoney.com
- hk01.com
- marketersgo.com
- hk01.com
📰
AI 週報
閱讀本週精選 AI 大事摘要 →
👉相關動態
AI 策展新聞聚合。所有內容版權歸原始發布者所有。
原始來源： 虎嗅 ↗