💰钛媒体•較早收集於 38m
晶圓代工角逐1nm
💡1nm競賽開啟埃米時代 – AI晶片未來關鍵
⚡ 30-Second TL;DR
有什麼變化
1nm晶圓代工激烈競爭
為什麼重要
實現更密集AI晶片，提升大模型運算能力。
下一步行動
追蹤台積電1nm路線圖，規劃AI加速器硬體。
誰應關注：Enterprise & Security Teams
關鍵要點
- •1nm晶圓代工激烈競爭
- •轉向埃米級（亞1nm）製程
- •半導體微縮化里程碑
🧠 深度解析
AI-generated analysis for this event.
🔑 增強重點摘要
- •台積電（TSMC）已確立將於 2027 年至 2028 年間量產 A10（1nm）製程，並採用全新的背面供電技術（Backside Power Delivery）以解決微縮帶來的電阻與散熱瓶頸。
- •三星電子（Samsung Foundry）正積極推動 SF1.4（1.4nm）與後續 1nm 製程，並強調其環繞閘極（GAA）架構在埃米時代的能效優勢，試圖在 2027 年實現量產。
- •英特爾（Intel Foundry）在經歷製程節點命名調整後，正致力於 10A（1nm）製程的研發，並將重點放在高數值孔徑（High-NA）EUV 微影設備的導入，以克服極限微縮的物理限制。
📊 競品分析▸ Show
| 特性/廠商 | 台積電 (TSMC) | 三星電子 (Samsung) | 英特爾 (Intel) |
|---|---|---|---|
| 核心架構 | FinFET 演進至 GAA (N2/A10) | GAA (MBCFET) | RibbonFET (GAA) |
| 關鍵技術 | 背面供電 (Backside Power) | MBCFET (多橋通道場效電晶體) | High-NA EUV 導入 |
| 預計量產時間 | 2027-2028 | 2027 | 2027-2028 |
| 競爭優勢 | 生態系完整、良率控制 | 率先導入 GAA 量產經驗 | IDM 2.0 垂直整合能力 |
🛠️ 技術深入
• 埃米級製程核心挑戰：量子穿隧效應（Quantum Tunneling）導致漏電流大幅增加，需依賴新材料（如二維材料）與結構創新。 • GAA（Gate-All-Around）架構：取代傳統 FinFET，透過四面環繞通道提升電流控制能力，是進入 1nm 以下的關鍵。 • 背面供電技術（BSPDN）：將電源軌移至晶圓背面，減少金屬層擁擠，顯著降低 IR Drop（電壓降）並提升訊號傳輸效率。 • High-NA EUV：數值孔徑從 0.33 提升至 0.55，能實現更精細的圖案解析度，是 1nm 以下製程不可或缺的設備。
🔮 前景展望AI analysis grounded in cited sources
晶圓代工成本將因 High-NA EUV 設備導入而大幅攀升。
High-NA EUV 設備單價極高且製程複雜度倍增，將迫使晶片設計公司面臨前所未有的單位面積成本壓力。
埃米製程將加速異質整合（Chiplet）技術的普及。
單一晶片微縮至 1nm 的物理極限與成本效益遞減，促使廠商轉向透過先進封裝將不同製程晶片進行系統級整合。
⏳ 時間線
2022-06
三星電子宣布全球首家量產 3nm GAA 製程，為埃米時代奠定架構基礎。
2023-12
英特爾正式啟用首台 High-NA EUV 微影設備，為 1nm 以下製程研發做準備。
2024-04
台積電於技術論壇揭露 A16 與 A10 製程藍圖，確認背面供電技術導入時程。
2025-08
業界普遍確認 2nm 製程進入風險試產階段，標誌著邁向 1nm 的最後過渡期。
📰
AI 週報
閱讀本週精選 AI 大事摘要 →
👉相關動態
AI 策展新聞聚合。所有內容版權歸原始發布者所有。
原始來源： 钛媒体 ↗