來源Digital Trends•較早收集於 10m
DDR6 開發啟動，速度超 DDR5 兩倍
DDR6 兩倍速度對 AI 基礎設施至關重要—立即規劃硬體路線圖（28字）
30 秒速覽
有什麼變化
三星、SK 海力士、美光啟動 DDR6 早期開發
為什麼重要
DDR6 更高頻寬將加速 AI 模型訓練與推論，減少記憶體瓶頸。但數年時程限制近期 AI 部署影響。
下一步行動
追蹤 JEDEC DDR6 工作小組更新，以基準測試您的 AI 工作負載記憶體需求。
誰應關注：Enterprise & Security Teams
關鍵要點
- •三星、SK 海力士、美光啟動 DDR6 早期開發
- •目標記憶體速度超過 DDR5 兩倍
- •與基板製造商合作
- •大量生產需數年
深度解析
本篇為 AI 生成分析，非原文內容。
增強重點摘要
- •JEDEC 組織預計將在 2026 年內正式發布 DDR6 標準規範，為記憶體產業確立統一的技術架構與傳輸介面標準。
- •DDR6 技術預計將採用 PAM4（四階脈衝振幅調變）訊號傳輸技術，以突破傳統 NRZ 訊號在高速傳輸下的訊號完整性瓶頸。
- •除了速度提升，DDR6 預計將引入更先進的晶粒堆疊技術（如 3D IC）與更精細的電源管理架構，以應對 AI 運算對高頻寬與低功耗的雙重需求。
競品分析
傳輸速率
- DDR5
- 4800-8400 MT/s
- DDR6 (預期)
- 12800-17000+ MT/s
- LPDDR6 (預期)
- 10000+ MT/s
訊號技術
- DDR5
- NRZ
- DDR6 (預期)
- PAM4
- LPDDR6 (預期)
- PAM4
主要應用
- DDR5
- PC/伺服器
- DDR6 (預期)
- 高效能運算/AI
- LPDDR6 (預期)
- 行動裝置/輕薄筆電
| 特性 | DDR5 | DDR6 (預期) | LPDDR6 (預期) |
|---|---|---|---|
| 傳輸速率 | 4800-8400 MT/s | 12800-17000+ MT/s | 10000+ MT/s |
| 訊號技術 | NRZ | PAM4 | PAM4 |
| 主要應用 | PC/伺服器 | 高效能運算/AI | 行動裝置/輕薄筆電 |
技術深入
- 傳輸速率：目標起步速度為 8800 MT/s，最終規格預計可達 17000 MT/s 以上。
- 訊號調變：由傳統的 NRZ（不歸零碼）轉向 PAM4，在每個時脈週期傳輸更多位元數據。
- 通道架構：預計將每個 DIMM 的通道數進一步細分，以提升並行處理效率與降低延遲。
- 電源管理：持續優化 PMIC（電源管理積體電路）整合於記憶體模組上的設計，以提升能源效率。
前景展望基於引用來源的 AI 分析
DDR6 將成為 AI 伺服器的主流記憶體標準。
AI 模型參數量的指數級增長需要極高的記憶體頻寬，DDR6 的傳輸速度提升將直接緩解記憶體牆（Memory Wall）效應。
記憶體模組的製造成本將顯著上升。
採用 PAM4 技術與更複雜的基板設計將提高製造難度與測試成本，初期產品溢價將高於 DDR5。
時間線
2022-02
JEDEC 正式啟動 DDR6 標準的初步開發與定義工作。
2024-06
三星與 SK 海力士在相關技術論壇中展示 DDR6 的初步原型與技術路徑圖。
2025-11
記憶體大廠與基板供應鏈達成初步技術合作協議，加速 DDR6 生態系佈局。
- 2022-02JEDEC 正式啟動 DDR6 標準的初步開發與定義工作。
- 2024-06三星與 SK 海力士在相關技術論壇中展示 DDR6 的初步原型與技術路徑圖。
- 2025-11記憶體大廠與基板供應鏈達成初步技術合作協議，加速 DDR6 生態系佈局。
AI 週報
閱讀本週精選 AI 大事摘要 →
AI 策展新聞聚合。所有內容版權歸原始發布者所有。
原始來源： Digital Trends ↗
每週電子報
每週一封，可隨時退訂。