🏠IT之家•較早收集於 7m
中國科學院微電子所突破 3D DRAM 技術
💡基於 IGZO 的 3D DRAM 新突破，有望解決下一代 AI 硬體的記憶體頻寬瓶頸。
⚡ 30-Second TL;DR
有什麼變化
首次展示基於 IGZO 的 4 層 3D 2T0C DRAM 結構。
為什麼重要
此項進展透過實現更高容量與頻寬，解決了 AI 與高效能運算中的記憶體瓶頸，有望取代傳統 SRAM/DRAM 的限制。
下一步行動
密切關注 VLSI 2026 會議論文，評估基於 IGZO 的 3D DRAM 集成技術將如何影響未來大規模 AI 訓練的硬體基礎設施。
誰應關注：Researchers & Academics
關鍵要點
- •首次展示基於 IGZO 的 4 層 3D 2T0C DRAM 結構。
- •實現了單元 3 位元存儲密度，數據保持時間達 400 秒。
- •提出單步高層三維集成方案，旨在提升存儲密度。
🧠 深度解析
本篇為 AI 生成分析，非原文內容。
🔑 增強重點摘要
- •該研究採用了銦鎵鋅氧化物（IGZO）作為通道材料，利用其超低關斷電流特性解決了傳統 DRAM 在微縮過程中面臨的刷新功耗與漏電挑戰。
- •2T0C（雙電晶體零電容）架構摒棄了傳統 DRAM 的電容結構，轉而利用電晶體的寄生電容或電荷捕獲機制進行存儲，大幅簡化了製程複雜度。
- •該技術方案通過垂直堆疊技術（Monolithic 3D），在單一晶片上實現了多層存儲單元，為突破傳統 DRAM 平面微縮極限提供了路徑。
- •研究團隊提出的單步高層三維集成方案，旨在降低製造工藝中的光刻層數與對準難度，從而提升量產良率與成本效益。
- •此項技術突破被視為應對後摩爾時代存儲器頻寬與容量瓶頸的關鍵技術儲備，特別是在人工智慧與高效能運算（HPC）領域的應用潛力巨大。
📊 競品分析▸ Show
| 特性 | 中科院微電子所 (IGZO 3D DRAM) | 三星/SK海力士 (傳統 DRAM) | 美光 (HBM/DRAM) |
|---|---|---|---|
| 存儲機制 | 2T0C (電荷捕獲) | 1T1C (電容) | 1T1C (電容) |
| 堆疊方式 | 單片 3D 垂直堆疊 | 平面微縮/TSV 封裝 | 平面微縮/TSV 封裝 |
| 數據保持 | 400秒 (非揮發性潛力) | 毫秒級 (需頻繁刷新) | 毫秒級 (需頻繁刷新) |
| 主要優勢 | 高密度、低功耗 | 成熟度高、速度快 | 成熟度高、頻寬大 |
🛠️ 技術深入
- 採用 IGZO 薄膜電晶體（TFT）技術，具備極高的開關比與極低的關斷電流（Ioff）。
- 2T0C 架構設計：利用兩個電晶體分別負責讀取與寫入，實現了無電容存儲，減少了對複雜電容製程的依賴。
- 3位元存儲實現：通過精確控制電晶體的閾值電壓（Vth）偏移或電荷捕獲狀態，在單個單元內實現多位元數據編碼。
- 數據保持機制：利用 IGZO 材料的寬能隙特性，將電荷長時間鎖定在通道或閘極介電層中，實現長達 400 秒的數據保持時間。
- 垂直集成：採用單步高層沉積與蝕刻技術，實現了 4 層結構的精確對準與電性連接。
🔮 前景展望AI analysis grounded in cited sources
IGZO 3D DRAM 將在 2028 年前進入小規模試產階段。
該技術解決了傳統 DRAM 微縮的物理極限，且中科院微電子所已完成基礎架構驗證，正轉向製程優化。
2T0C 架構將顯著降低 AI 伺服器的記憶體刷新功耗。
由於數據保持時間大幅延長，系統對 DRAM 刷新操作的需求頻率降低，從而減少了整體功耗。
⏳ 時間線
2023-05
中科院微電子所發表關於 IGZO 薄膜電晶體穩定性的基礎研究成果。
2024-11
研究團隊在國際會議上首次披露基於 IGZO 的 3D 堆疊存儲單元原型。
2026-06
正式展示 4 層 3D 2T0C DRAM 結構，實現 3 位元存儲與 400 秒保持時間。
📰
AI 週報
閱讀本週精選 AI 大事摘要 →
👉相關動態
AI 策展新聞聚合。所有內容版權歸原始發布者所有。
原始來源： IT之家 ↗
每週 AI 簡報
每週一封，可隨時退訂。