🐯虎嗅•最新收集於 57m
先進封裝成為 AI 的新算力引擎
💡AI 擴展正從電晶體數量轉向封裝頻寬、鍵合密度與 HBM 整合能力。
⚡ 30-Second TL;DR
有什麼變化
全球先進封裝市場規模預計將從 2025 年的 550 億美元，增長至 2031 年超過 1,200 億美元。
為什麼重要
對 AI 基礎設施建置者而言，封裝的重要性正逐漸接近製程節點。CoWoS 與先進鍵合產能受限，可能持續影響加速器出貨、系統設計選擇與整體算力成本，並延續至 2027 至 2028 年。
下一步行動
規劃下一代 AI 加速器或推理伺服器時，請實測基於 UCIe 的 Chiplet 設計，並將其頻寬、延遲、散熱與封裝限制和單晶片方案比較。
誰應關注：Enterprise & Security Teams
關鍵要點
- •全球先進封裝市場規模預計將從 2025 年的 550 億美元，增長至 2031 年超過 1,200 億美元。
- •UCIe 3.0 將 Chiplet 互連速度提升至 48 GT/s 與 64 GT/s，高於 UCIe 2.0 的 32 GT/s。
- •Intel 的 Foveros Direct 3D 採用小於 10 微米的銅對銅混合鍵合，互連密度約可提升 10 倍。
- •台積電 CoWoS 可將 AI 處理器與 HBM 整合，仍是 AI 晶片供應鏈的重要瓶頸，儘管其正持續擴充產能。
🧠 深度解析
AI-generated analysis for this event.
🔑 增強重點摘要
- •先進封裝技術正推動矽光子（Silicon Photonics）整合，透過光互連解決電訊號在長距離傳輸下的功耗與頻寬瓶頸。
- •玻璃基板（Glass Substrate）技術被視為繼有機基板後的下一代解決方案，能提供更佳的平坦度與熱穩定性，以支援更大尺寸的封裝。
- •除了 CoWoS，台積電的 SoIC（系統整合晶片）技術已實現 3D 堆疊，允許將不同製程節點的晶片直接鍵合，進一步降低延遲。
- •先進封裝的良率管理已成為晶圓代工廠的核心競爭力，透過 AI 驅動的自動化光學檢測（AOI）技術，封裝廠正大幅縮短缺陷檢測時間。
- •隨著 Chiplet 生態系成熟，開放式標準如 BoW（Bunch of Wires）與 UCIe 的競爭，正加速推動異質整合晶片的模組化設計。
📊 競品分析▸ Show
| 特性 | 台積電 (CoWoS/SoIC) | Intel (Foveros) | Samsung (I-Cube/H-Cube) |
|---|---|---|---|
| 核心技術 | 矽中介層/混合鍵合 | 3D 堆疊/混合鍵合 | 矽中介層/2.5D 封裝 |
| 市場定位 | 高階 AI/HPC 首選 | 自有產品與代工並重 | 記憶體與邏輯整合 |
| 互連密度 | 極高 | 高 | 中高 |
| 產能擴充 | 極積極 (持續擴產) | 穩健 (擴大代工) | 積極 (追趕中) |
🛠️ 技術深入
- 混合鍵合 (Hybrid Bonding): 採用銅對銅直接連接，取代傳統錫球凸塊 (Solder Bumps)，大幅縮小間距至 10 微米以下，降低寄生電容與電阻。
- 矽中介層 (Silicon Interposer): 作為晶片間的橋樑，提供高密度佈線層，支援 HBM 與邏輯晶片之間的高速數據傳輸。
- 散熱設計: 先進封裝引入微流道散熱與高導熱介面材料 (TIM)，以應對 3D 堆疊帶來的熱密度集中問題。
- 測試挑戰: 由於晶片堆疊後無法進行傳統針測，業界正導入內建自我測試 (BIST) 與掃描鏈技術來確保封裝後的晶片功能完整性。
🔮 前景展望AI analysis grounded in cited sources
先進封裝產能將成為 2027 年 AI 晶片出貨量的唯一硬性天花板。
目前全球先進封裝產能擴張速度仍落後於 AI 訓練與推論晶片的需求成長曲線。
矽光子技術將在 2028 年前進入大規模商業化應用。
隨著電訊號傳輸在 1.6T 乙太網路時代面臨極限，光互連將成為封裝內部的標配。
⏳ 時間線
2011-09
台積電正式發表 CoWoS 封裝技術，開啟 2.5D 封裝時代。
2019-02
Intel 發表 Foveros 3D 封裝技術，實現邏輯晶片堆疊。
2022-03
UCIe 聯盟成立，推動 Chiplet 互連標準化。
2023-05
台積電 SoIC 技術進入量產，支援高效能運算晶片堆疊。
2024-06
UCIe 2.0 標準發布，進一步優化 Chiplet 互連效率與相容性。
📰
AI 週報
閱讀本週精選 AI 大事摘要 →
👉相關動態
AI 策展新聞聚合。所有內容版權歸原始發布者所有。
原始來源： 虎嗅 ↗